civ.v.bak

来自「很好的一个东西,希望能对大家有所帮助.关于PWM的编程.」· BAK 代码 · 共 14 行

module civ(clk,outclk);
input clk;
output outclk;
reg[12:0] cnt;

always @(posedge clk)
 begin
  cnt<=cnt+1; 
 end

assign outclk=cnt[12];

endmodule