240t.fit.rpt

很好的一个东西,希望能对大家有所帮助.关于PWM的编程.

; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/1EPM240demo/pwm/240t.pin.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                     ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                               ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 33 / 2,210 ( 1 % )                                                                                  ;
;     -- Combinational with no register       ; 10                                                                                                  ;
;     -- Register only                        ; 1                                                                                                   ;
;     -- Combinational with a register        ; 22                                                                                                  ;
;                                             ;                                                                                                     ;
; Logic element usage by number of LUT inputs ;                                                                                                     ;
;     -- 4 input functions                    ; 1                                                                                                   ;
;     -- 3 input functions                    ; 5                                                                                                   ;
;     -- 2 input functions                    ; 19                                                                                                  ;
;     -- 1 input functions                    ; 6                                                                                                   ;
;     -- 0 input functions                    ; 2                                                                                                   ;
;                                             ;                                                                                                     ;
; Logic elements by mode                      ;                                                                                                     ;
;     -- normal mode                          ; 14                                                                                                  ;
;     -- arithmetic mode                      ; 19                                                                                                  ;
;     -- qfbk mode                            ; 0                                                                                                   ;
;     -- register cascade mode                ; 0                                                                                                   ;
;     -- synchronous clear/load mode          ; 11                                                                                                  ;
;     -- asynchronous clear/load mode         ; 0                                                                                                   ;
;                                             ;                                                                                                     ;
; Total registers                             ; 23 / 2,210 ( 1 % )                                                                                  ;
; Total LABs                                  ; 7 / 221 ( 3 % )                                                                                     ;
; Logic elements in carry chains              ; 24                                                                                                  ;
; User inserted logic elements                ; 0                                                                                                   ;
; Virtual pins                                ; 0                                                                                                   ;
; I/O pins                                    ; 6 / 272 ( 2 % )                                                                                     ;
;     -- Clock pins                           ; 1                                                                                                   ;
; Global signals                              ; 3                                                                                                   ;
; UFM blocks                                  ; 1 / 1 ( 100 % )                                                                                     ;
; Global clocks                               ; 3 / 4 ( 75 % )                                                                                      ;
; Average interconnect usage                  ; 0%                                                                                                  ;
; Peak interconnect usage                     ; 0%                                                                                                  ;
; Maximum fan-out node                        ; altufm_osc0:inst10|altufm_osc0_altufm_osc_rv5:altufm_osc0_altufm_osc_rv5_component|maxii_ufm_block1 ;
; Maximum fan-out                             ; 11                                                                                                  ;
; Highest non-global fan-out signal           ; lpm_compare1:inst4|lpm_compare:lpm_compare_component|cmpr_hti:auto_generated|ageb~23                ;
; Highest non-global fan-out                  ; 10                                                                                                  ;
; Total fan-out                               ; 110                                                                                                 ;
; Average fan-out                             ; 2.75                                                                                                ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                     ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; clk     ; J6    ; 1        ; 0            ; 8            ; 0           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; key_clk ; V14   ; 4        ; 17           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                               ;
+------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ;
+------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+
; led2 ; V12   ; 4        ; 14           ; 0            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ;
; led6 ; V4    ; 4        ; 3            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ;
; led7 ; V5    ; 4        ; 5            ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ;
; pwm  ; V13   ; 4        ; 15           ; 0            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ;
+------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 1 / 68 ( 1 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 66 ( 0 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 72 ( 0 % ) ; 3.3V          ; --           ;
; 4        ; 5 / 66 ( 8 % ) ; 3.3V          ; --           ;
+----------+----------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                             ;