240t.v

来自「很好的一个东西,希望能对大家有所帮助.关于PWM的编程.」· Verilog 代码 · 共 20 行

module t240t(clk,rst,out);

input clk,rst;
output[7:0] out;

reg[30:0] cnt;


always@(posedge(clk))
begin
  if(rst==1) begin
    cnt=0;
  end else begin
    cnt=cnt+1;
  end  
end 

assign out=cnt[29:22];

endmodule