📄 pwm.v
字号:
module pwm(clk,rst,in,out);
input clk,rst;
input[7:0] in;
output[7:0] out;
reg[7:0] out;
reg[7:0] cnt;
always@(posedge(clk))
begin
if(rst==1)begin
cnt=0;
end else begin
cnt=cnt+1;
if(cnt>=in)begin
out=8'b00000000;
end else begin
out=8'b11111111;
end
end
end
endmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -