flash.map

通过fastchip来实现LED硬件的连接

    $d     0x00001300   .text
    $a     0x00001318   .text
    $p     0x0000184c   .text
    $d     0x000019e8   .text
    $a     0x000019f0   .text
    $d     0x00001b14   .text
    $a     0x00001b28   .text
    $p     0x00001de0   .text
    $p     0x00001e10   .text
    $p     0x00001e40   .text
    $p     0x00001e70   .text
    $p     0x00001ea0   .text
    $p     0x00001ed0   .text
    $p     0x00001f00   .text
    $p     0x00001f30   .text
    $p     0x00001f60   .text
    $d     0x000024b8   .text
    $f     0x000024c8   .text
    $f     0x000024d0   .text
    $f     0x000024d4   .text
    $f     0x000024d8   .text
    $f     0x000024dc   .text
    $f     0x000024e0   .text
    $f     0x000024e4   .text
    $f     0x000024e8   .text
    $f     0x000024ec   .text
    $f     0x000024f0   .text
    $f     0x00002500   .text
    $a     0x00002504   .text
    $d     0x000025fc   .text
    $a     0x00002600   .text
    $p     0x000029e4   .text
    $d     0x00002a00   .text
    $f     0x00002a00   .text
    $f     0x00002a0c   .text
    $f     0x00002a10   .text
    $a     0x00002a14   .text
    $d     0x00002b40   .text
    $a     0x00002b48   .text
    $d     0x00002cb0   .text
    $a     0x00002cb8   .text
    $d     0x00002ef0   .text
    $a     0x00002efc   .text
    $d     0x000033fc   .text
    $a     0x00003400   .text
    $d     0x00003408   .text
    $a     0x0000340c   .text
    $p     0x000035e4   .text
    $d     0x000035f0   .text
    $a     0x000035f8   .text
    $d     0x0000373c   .text
    $a     0x000037b8   .text
    $d     0x000037f0   .text
    $a     0x000037f4   .text
    $d     0x0000382c   .text
    $a     0x00003830   .text
    $d     0x00003970   .text
    $a     0x00003994   .text
    $d     0x000039d0   .text
    $a     0x000039e0   .text
    $d     0x00003a38   .text
    $a     0x00003a3c   .text
    $d     0x00003e6c   .text
    $a     0x00003e74   .text
    $d     0x00003f18   .text
    $a     0x00004000   ABSOLUTE
    $d     0x00004044   RW
    $a     0x02000000   ABSOLUTE
    $a     0xc0000000   ABSOLUTE
    $a     0xd0000000   ABSOLUTE

    Local Symbols

    Symbol Name                              Value     Ov Type        Size  Object(Section)

    obj/arm/init.S                           0x00000000   Number         0  init.o ABSOLUTE
    <Anonymous Symbol>                       0x00000000   Data          84  init.o(.debug_info)
    <Anonymous Symbol>                       0x00000000   Data         484  init.o(.debug_line)
    <Anonymous Symbol>                       0x00000000   Data          12  init.o(.debug_abbrev)
    .text                                    0x00000280   Data        1100  init.o(.text)
    vectors                                  0x00000000   ARM Code     288  init.o(vectors)
    Udef                                     0x00000004   ARM Code       0  init.o(vectors)
    SWI                                      0x00000008   ARM Code       0  init.o(vectors)
    Prefetch                                 0x0000000c   ARM Code       0  init.o(vectors)
    Abort                                    0x00000010   ARM Code       0  init.o(vectors)
    Mode_USR                                 0x00000010   Number         0  init.o ABSOLUTE
    Mode_FIQ                                 0x00000011   Number         0  init.o ABSOLUTE
    Mode_IRQ                                 0x00000012   Number         0  init.o ABSOLUTE
    Mode_SVC                                 0x00000013   Number         0  init.o ABSOLUTE
    Res                                      0x00000014   ARM Code       0  init.o(vectors)
    Mode_ABT                                 0x00000017   Number         0  init.o ABSOLUTE
    IRQ                                      0x00000018   ARM Code       0  init.o(vectors)
    FIQ                                      0x0000001c   ARM Code       0  init.o(vectors)
    Hardware_Vector1                         0x00000024   Data           0  init.o(vectors)
    Hardware_Vector2                         0x00000028   Data           0  init.o(vectors)
    Hardware_Vector3                         0x0000002c   Data           0  init.o(vectors)
    Hardware_Vector4                         0x00000030   Data           0  init.o(vectors)
    Hardware_Vector5                         0x00000034   Data           0  init.o(vectors)
    Hardware_Vector6                         0x00000038   Data           0  init.o(vectors)
    Hardware_Vector7                         0x0000003c   Data           0  init.o(vectors)
    F_Bit                                    0x00000040   Number         0  init.o ABSOLUTE
    SWI_Wrapper_Addr                         0x00000040   Data           0  init.o(vectors)
    Abort_Wrapper_Addr                       0x00000044   Data           0  init.o(vectors)
    IRQ_Wrapper_Addr                         0x00000048   Data           0  init.o(vectors)
    FIQ_Wrapper_Addr                         0x0000004c   Data           0  init.o(vectors)
    Start_Addr                               0x00000050   Data           0  init.o(vectors)
    I_Bit                                    0x00000080   Number         0  init.o ABSOLUTE
    noSDRAMPowerDown                         0x00000080   ARM Code       0  init.o(vectors)
    locked                                   0x000000c8   ARM Code       0  init.o(vectors)
    noPLL                                    0x000000d4   ARM Code       0  init.o(vectors)
    sdram_delay_loop                         0x000000f0   ARM Code       0  init.o(vectors)
    noSDRAMDelay                             0x000000f8   ARM Code       0  init.o(vectors)
    SDRAM_DELAY                              0x00000104   Data           0  init.o(vectors)
    SDRAM_CTRL_REG                           0x00000108   Data           0  init.o(vectors)
    POWER_DOWN_CTRL_REG                      0x0000010c   Data           0  init.o(vectors)
    CLOCK_CTRL_REG                           0x00000110   Data           0  init.o(vectors)
    PAUSE_REG                                0x00000114   Data           0  init.o(vectors)
    PLL_STATUS_REG                           0x00000118   Data           0  init.o(vectors)
    PLL_STATUS_CLEAR_REG                     0x0000011c   Data           0  init.o(vectors)
    Abort_Wrapper                            0x000002c4   ARM Code       0  init.o(.text)
    SWI_Wrapper                              0x000002d8   ARM Code       0  init.o(.text)
    IRQ_Wrapper                              0x00000314   ARM Code       0  init.o(.text)
    FIQ_Wrapper                              0x0000035c   ARM Code       0  init.o(.text)
    Start                                    0x0000037c   ARM Code       0  init.o(.text)
    l                                        0x000003a0   ARM Code       0  init.o(.text)
    SkipCopy                                 0x000003b0   ARM Code       0  init.o(.text)
    l2                                       0x000003bc   ARM Code       0  init.o(.text)
    HiAddress                                0x000003dc   ARM Code       0  init.o(.text)
    LoAddress                                0x000003ec   ARM Code       0  init.o(.text)
    L0                                       0x00000450   ARM Code       4  init.o(.text)
    L1                                       0x00000460   ARM Code       0  init.o(.text)
    L2                                       0x00000468   ARM Code       4  init.o(.text)
    reg1                                     0x00000494   ARM Code       0  init.o(.text)
    reg2                                     0x000004a4   ARM Code       0  init.o(.text)
    reg3                                     0x000004b4   ARM Code       0  init.o(.text)
    reg4                                     0x000004c4   ARM Code       0  init.o(.text)
    reg5                                     0x000004d4   ARM Code       0  init.o(.text)
    reg6                                     0x000004e4   ARM Code       0  init.o(.text)
    reg7                                     0x000004f4   ARM Code       0  init.o(.text)
    readreg1                                 0x00000514   ARM Code       0  init.o(.text)
    readreg2                                 0x00000524   ARM Code       0  init.o(.text)
    readreg3                                 0x00000534   ARM Code       0  init.o(.text)
    readreg4                                 0x00000544   ARM Code       0  init.o(.text)
    readreg5                                 0x00000554   ARM Code       0  init.o(.text)
    readreg6                                 0x00000564   ARM Code       0  init.o(.text)
    readreg7                                 0x00000574   ARM Code       0  init.o(.text)
    readregdone                              0x00000580   ARM Code       0  init.o(.text)
    writesubreg1                             0x00000594   ARM Code       0  init.o(.text)
    writesubreg2                             0x000005a4   ARM Code       0  init.o(.text)
    writesubreg3                             0x000005b4   ARM Code       0  init.o(.text)
    writesubreg4                             0x000005c4   ARM Code       0  init.o(.text)
    writesubreg5                             0x000005d4   ARM Code       0  init.o(.text)
    writesubreg6                             0x000005e4   ARM Code       0  init.o(.text)
    writesubreg7                             0x000005f4   ARM Code       0  init.o(.text)
    writesubdone                             0x00000600   ARM Code       0  init.o(.text)
    readsubreg1                              0x00000614   ARM Code       0  init.o(.text)
    readsubreg2                              0x00000624   ARM Code       0  init.o(.text)