display.vhd

来自「ProtelDXp 实现计算器功能」· VHDL 代码 · 共 31 行

--DISPLAY.VHD
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
--实体说明
ENTITY DISPLAY IS
  PORT(  CLK              : IN  STD_LOGIC;   --动态扫描显示时钟,24HZ以上
         AIN,BIN,CIN,DIN  : IN  STD_LOGIC_VECTOR(3 DOWNTO 0); --4 位输入
	 COM              : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);--数码管COM端的选择输出端
         SEG              : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)
      ); --数码管8段显示驱动输出端
END ENTITY DISPLAY;
ARCHITECTURE ART OF DISPLAY IS
  SIGNAL CNT            :STD_LOGIC_VECTOR(1 DOWNTO 0);
  SIGNAL BCD            :STD_LOGIC_VECTOR(3 DOWNTO 0);

  BEGIN
    --产生动态扫描显示的控制信号
    PROCESS(CLK)
    BEGIN
    IF CLK'EVENT AND CLK='1' THEN
      IF CNT="11" THEN 
         CNT<="00";
       ELSE 
         CNT<=CNT+'1';
      END IF ;
   END IF;
   END PROCESS;
   PROCESS(CNT)
   BEGIN
    --显示数据的选择,对应显示数码管公共端的选通,低电平有