mydsp2812.fit.rpt

DSP2812 TFT彩屏显示 源码 给你得嵌入式系统增加TFT彩屏

; 127      ; 0          ; --       ; R_Wn           ; input  ; 3.3-V LVTTL  ;         ; Y               ;
; 128      ; 1          ; --       ; WEn            ; input  ; 3.3-V LVTTL  ;         ; Y               ;
; 129      ; 167        ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 130      ; 2          ; --       ; VCCINT         ; power  ;              ; 3.3V    ;                 ;
; 131      ; 3          ; --       ; IOPORT[13]     ; bidir  ; 3.3-V LVTTL  ;         ; Y               ;
; 132      ; 4          ; --       ; IOPORT[14]     ; bidir  ; 3.3-V LVTTL  ;         ; Y               ;
; 133      ; 5          ; --       ; DSP_RSTn       ; input  ; 3.3-V LVTTL  ;         ; Y               ;
; 134      ; 6          ; --       ; READY          ; input  ; 3.3-V LVTTL  ;         ; Y               ;
; 135      ; 7          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 136      ; 8          ; --       ; INT2           ; output ; 3.3-V LVTTL  ;         ; Y               ;
; 137      ; 9          ; --       ; NMI            ; output ; 3.3-V LVTTL  ;         ; Y               ;
; 138      ; 10         ; --       ; INT1           ; output ; 3.3-V LVTTL  ;         ; Y               ;
; 139      ; 11         ; --       ; SDSPI_CSn      ; output ; 3.3-V LVTTL  ;         ; Y               ;
; 140      ; 12         ; --       ; CPLD_SDA       ; bidir  ; 3.3-V LVTTL  ;         ; Y               ;
; 141      ; 17         ; --       ; CPLD_SCL       ; output ; 3.3-V LVTTL  ;         ; Y               ;
; 142      ; 18         ; --       ; AICCSn         ; output ; 3.3-V LVTTL  ;         ; Y               ;
; 143      ; 19         ; --       ; CPLDSPI_CLK    ; output ; 3.3-V LVTTL  ;         ; Y               ;
; 144      ; 27         ; --       ; VCCIO          ; power  ;              ; 3.3V    ;                 ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------+
; I/O Standard                                                                                     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; 3.3-V LVTTL  ; -          ; 4                    ; 0                 ; 0                 ; 4     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+--------------------------------------------------------------------------+
; Dedicated Inputs I/O                                                     ;
+------------+-------+-------+-------+--------------+------------+---------+
; Name       ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+------------+-------+-------+-------+--------------+------------+---------+
; DSPCLK_OUT ; 125   ; Input ; --    ; 3.3-V LVTTL  ; -          ; 0 mA    ;
; RDn        ; 126   ; Input ; --    ; 3.3-V LVTTL  ; -          ; 0 mA    ;
; R_Wn       ; 127   ; Input ; --    ; 3.3-V LVTTL  ; -          ; 0 mA    ;
; WEn        ; 128   ; Input ; --    ; 3.3-V LVTTL  ; -          ; 0 mA    ;
+------------+-------+-------+-------+--------------+------------+---------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; 3.3-V LVTTL  ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS ; 10 pF ; Not Available          ;
; 3.3-V PCI    ; 10 pF ; 25 Ohm (Parallel)      ;
; 2.5 V        ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                               ;
+----------------------------+------------+------+---------------------+--------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ; Library Name ;
+----------------------------+------------+------+---------------------+--------------+
; |MYDSP2812                 ; 74         ; 96   ; |MYDSP2812          ; work         ;
+----------------------------+------------+------+---------------------+--------------+


+------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                  ;
+-------------+----------+---------+----------------------------+--------+----------------------+------------------+
; Name        ; Location ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ;
+-------------+----------+---------+----------------------------+--------+----------------------+------------------+
; CS0AND1n    ; PIN_92   ; 19      ; Clock enable               ; no     ; --                   ; --               ;
; DSP_ADDR[1] ; PIN_60   ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; DSP_ADDR[2] ; PIN_61   ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; DSP_ADDR[3] ; PIN_62   ; 18      ; Clock enable               ; no     ; --                   ; --               ;
; DSP_ADDR[4] ; PIN_63   ; 19      ; Clock enable               ; no     ; --                   ; --               ;
; DSP_ADDR[5] ; PIN_65   ; 17      ; Clock enable               ; no     ; --                   ; --               ;
; DSP_ADDR[6] ; PIN_67   ; 17      ; Clock enable               ; no     ; --                   ; --               ;
; DSP_ADDR[7] ; PIN_68   ; 19      ; Clock enable               ; no     ; --                   ; --               ;
; DSP_RSTn    ; PIN_133  ; 16      ; Async. clear, Clock enable ; no     ; --                   ; --               ;
; WEn         ; PIN_128  ; 20      ; Clock                      ; yes    ; On                   ; --               ;
+-------------+----------+---------+----------------------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; WEn  ; PIN_128  ; 20      ; On                   ; --               ;
+------+----------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+---------------------+-----------+
; Name                ; Fan-Out   ;
+---------------------+-----------+
; DREG[3]             ; 28        ;
; DREG[4]             ; 28        ;
; DREG[5]             ; 28        ;
; DREG[6]             ; 28        ;
; DREG[7]             ; 28        ;
; CS0AND1n            ; 19        ;
; DSP_ADDR[7]         ; 19        ;
; DSP_ADDR[4]         ; 19        ;
; DREG[0]             ; 19        ;
; DSP_ADDR[3]         ; 18        ;
; DREG[1]             ; 18        ;
; DREG[2]             ; 18        ;
; DSP_ADDR[6]         ; 17        ;
; DSP_ADDR[5]         ; 17        ;
; DSP_ADDR[2]         ; 16        ;
; DSP_ADDR[1]         ; 16        ;
; DSP_RSTn            ; 16        ;
; SPI_CS              ; 5         ;
; WideOr1~117         ; 2         ;
; WideOr8~122         ; 2         ;
; WideOr8~121         ; 2         ;
; WideOr1~115         ; 2         ;
; DSP_DATA[7]~0       ; 2         ;
; DSP_DATA[6]~1       ; 2         ;