memcfg.a

在ARM7 44B0上开发的一个能下五子棋的程序 ADS1.2版本

//;**********MEMORY CONTROL PARAMETERS*******************************

//;Bank 0 parameter
#define  	B0_Tacs		EQU	0x0	;0clk
#define		B0_Tcos		EQU	0x0	;0clk
#define		B0_Tacc		EQU	0x6	;10clk
#define		B0_Tcoh		EQU	0x0	;0clk
#define		B0_Tah		EQU	0x0	;0clk
#define		B0_Tacp		EQU	0x0	;0clk
#define		B0_PMC		EQU	0x0	;normal(1data)

//;Bank 1 parameter
#define		B1_Tacs		EQU	0x3	;4clk
#define		B1_Tcos		EQU	0x3	;4clk
#define		B1_Tacc		EQU	0x7	;14clk
#define		B1_Tcoh		EQU	0x3	;4clk
#define		B1_Tah		EQU	0x3	;4clk
#define		B1_Tacp		EQU	0x3	;6clk
#define		B1_PMC		EQU	0x0	;normal(1data)

//;Bank 2 parameter
#define		B2_Tacs		EQU	0x3	;4clk
#define		B2_Tcos		EQU	0x3	;4clk
#define		B2_Tacc		EQU	0x7	;14clk
#define		B2_Tcoh		EQU	0x3	;4clk
#define		B2_Tah		EQU	0x3	;4clk
#define		B2_Tacp		EQU	0x3	;6clk
#define		B2_PMC		EQU	0x0	;normal(1data)

//;Bank 3 parameter
#define		B3_Tacs		EQU	0x3	;4clk
#define		B3_Tcos		EQU	0x3	;4clk
#define		B3_Tacc		EQU	0x7	;14clk
#define		B3_Tcoh		EQU	0x3	;4clk
#define		B3_Tah		EQU	0x3	;4clk
#define		B3_Tacp		EQU	0x3	;6clk
#define		B3_PMC		EQU	0x0	;normal(1data)

//;Bank 4 parameter
#define		B4_Tacs		EQU	0x3	;4clk
#define		B4_Tcos		EQU	0x3	;4clk
#define		B4_Tacc		EQU	0x7	;14clk
#define		B4_Tcoh		EQU	0x3	;4clk
#define		B4_Tah		EQU	0x3	;4clk
#define		B4_Tacp		EQU	0x3	;6clk
#define		B4_PMC		EQU	0x0	;normal(1data)

//;Bank 5 parameter
#define		B5_Tacs		EQU	0x3	;4clk
#define		B5_Tcos		EQU	0x3	;4clk
#define		B5_Tacc		EQU	0x7	;14clk
#define		B5_Tcoh		EQU	0x3	;4clk
#define		B5_Tah		EQU	0x3	;4clk
#define		B5_Tacp		EQU	0x3	;6clk
#define		B5_PMC		EQU	0x0	;normal(1data)

//;Bank 6(if SROM) parameter
#define		B6_Tacs		EQU	0x3	;4clk
#define		B6_Tcos		EQU	0x3	;4clk
#define		B6_Tacc		EQU	0x7	;14clk
#define		B6_Tcoh		EQU	0x3	;4clk
#define		B6_Tah		EQU	0x3	;4clk
#define		B6_Tacp		EQU	0x3	;6clk
#define		B6_PMC		EQU	0x0	;normal(1data)

//;Bank 7(if SROM) parameter
#define		B7_Tacs		EQU	0x3	;4clk
#define		B7_Tcos		EQU	0x3	;4clk
#define		B7_Tacc		EQU	0x7	;14clk
#define		B7_Tcoh		EQU	0x3	;4clk
#define		B7_Tah		EQU	0x3	;4clk
#define		B7_Tacp		EQU	0x3	;6clk
#define		B7_PMC		EQU	0x0	;normal(1data)

//;Bank 6 parameter
#define		B6_MT		EQU	0x3	;SDRAM
#define		B6_Trcd		EQU	0x0	;2clk
#define		B6_SCAN		EQU	0x0	;8bit

//;Bank 7 parameter
B7_MT		EQU	0x3	;SDRAM
B7_Trcd		EQU	0x0	;2clk
B7_SCAN		EQU	0x0	;8bit

//;REFRESH parameter
#define		REFEN		EQU	0x1	;Refresh enable
#define		TREFMD		EQU	0x0	;CBR(CAS before RAS)/Auto refresh
#define		Trp		EQU	0x0	;2clk
#define		Trc		EQU	0x0	;4clk
#define		Tchr		EQU	0x2	;3clk
#define		REFCNT		EQU	1425	;period=15.6us, MCLK=40Mhz
//;************************************************
	END