fifo.sim.rpt

基于Quartus II FPGA/CPLD数字系统设计实例（VHDL源代码文件）

; |fifo|data[5][1]        ; |fifo|data[5][1]        ; regout           ;
; |fifo|data[1][1]        ; |fifo|data[1][1]        ; regout           ;
; |fifo|data[4][1]        ; |fifo|data[4][1]        ; regout           ;
; |fifo|data[0][1]        ; |fifo|data[0][1]        ; regout           ;
; |fifo|data[3][2]        ; |fifo|data[3][2]        ; regout           ;
; |fifo|data[1][2]        ; |fifo|data[1][2]        ; regout           ;
; |fifo|data[2][2]        ; |fifo|data[2][2]        ; regout           ;
; |fifo|data[0][2]        ; |fifo|data[0][2]        ; regout           ;
; |fifo|data[3][3]        ; |fifo|data[3][3]        ; regout           ;
; |fifo|data[5][3]        ; |fifo|data[5][3]        ; regout           ;
; |fifo|data[1][3]        ; |fifo|data[1][3]        ; regout           ;
; |fifo|data[7][3]        ; |fifo|data[7][3]        ; regout           ;
; |fifo|data[4][3]        ; |fifo|data[4][3]        ; regout           ;
; |fifo|data[2][3]        ; |fifo|data[2][3]        ; regout           ;
; |fifo|data[0][3]        ; |fifo|data[0][3]        ; regout           ;
; |fifo|data[6][3]        ; |fifo|data[6][3]        ; regout           ;
; |fifo|dout~1709         ; |fifo|dout~1709         ; combout          ;
; |fifo|data[3][4]        ; |fifo|data[3][4]        ; regout           ;
; |fifo|data[5][4]        ; |fifo|data[5][4]        ; regout           ;
; |fifo|data[1][4]        ; |fifo|data[1][4]        ; regout           ;
; |fifo|data[7][4]        ; |fifo|data[7][4]        ; regout           ;
; |fifo|data[4][4]        ; |fifo|data[4][4]        ; regout           ;
; |fifo|data[2][4]        ; |fifo|data[2][4]        ; regout           ;
; |fifo|data[0][4]        ; |fifo|data[0][4]        ; regout           ;
; |fifo|data[6][4]        ; |fifo|data[6][4]        ; regout           ;
; |fifo|dout~1714         ; |fifo|dout~1714         ; combout          ;
; |fifo|data[3][5]        ; |fifo|data[3][5]        ; regout           ;
; |fifo|data[5][5]        ; |fifo|data[5][5]        ; regout           ;
; |fifo|data[1][5]        ; |fifo|data[1][5]        ; regout           ;
; |fifo|data[7][5]        ; |fifo|data[7][5]        ; regout           ;
; |fifo|data[4][5]        ; |fifo|data[4][5]        ; regout           ;
; |fifo|data[2][5]        ; |fifo|data[2][5]        ; regout           ;
; |fifo|data[0][5]        ; |fifo|data[0][5]        ; regout           ;
; |fifo|data[6][5]        ; |fifo|data[6][5]        ; regout           ;
; |fifo|dout~1719         ; |fifo|dout~1719         ; combout          ;
; |fifo|data[3][6]        ; |fifo|data[3][6]        ; regout           ;
; |fifo|data[5][6]        ; |fifo|data[5][6]        ; regout           ;
; |fifo|data[1][6]        ; |fifo|data[1][6]        ; regout           ;
; |fifo|data[7][6]        ; |fifo|data[7][6]        ; regout           ;
; |fifo|data[4][6]        ; |fifo|data[4][6]        ; regout           ;
; |fifo|data[2][6]        ; |fifo|data[2][6]        ; regout           ;
; |fifo|data[0][6]        ; |fifo|data[0][6]        ; regout           ;
; |fifo|data[6][6]        ; |fifo|data[6][6]        ; regout           ;
; |fifo|dout~1724         ; |fifo|dout~1724         ; combout          ;
; |fifo|data[3][7]        ; |fifo|data[3][7]        ; regout           ;
; |fifo|data[5][7]        ; |fifo|data[5][7]        ; regout           ;
; |fifo|data[1][7]        ; |fifo|data[1][7]        ; regout           ;
; |fifo|data[7][7]        ; |fifo|data[7][7]        ; regout           ;
; |fifo|data[4][7]        ; |fifo|data[4][7]        ; regout           ;
; |fifo|data[2][7]        ; |fifo|data[2][7]        ; regout           ;
; |fifo|data[0][7]        ; |fifo|data[0][7]        ; regout           ;
; |fifo|data[6][7]        ; |fifo|data[6][7]        ; regout           ;
; |fifo|dout~1729         ; |fifo|dout~1729         ; combout          ;
; |fifo|dout[3]           ; |fifo|dout[3]           ; padio            ;
; |fifo|dout[4]           ; |fifo|dout[4]           ; padio            ;
; |fifo|dout[5]           ; |fifo|dout[5]           ; padio            ;
; |fifo|dout[6]           ; |fifo|dout[6]           ; padio            ;
; |fifo|dout[7]           ; |fifo|dout[7]           ; padio            ;
; |fifo|wr                ; |fifo|wr                ; combout          ;
; |fifo|clr               ; |fifo|clr               ; combout          ;
; |fifo|din[0]            ; |fifo|din[0]            ; combout          ;
; |fifo|din[3]            ; |fifo|din[3]            ; combout          ;
; |fifo|din[4]            ; |fifo|din[4]            ; combout          ;
; |fifo|din[5]            ; |fifo|din[5]            ; combout          ;
; |fifo|din[6]            ; |fifo|din[6]            ; combout          ;
; |fifo|din[7]            ; |fifo|din[7]            ; combout          ;
; |fifo|clr~clkctrl       ; |fifo|clr~clkctrl       ; outclk           ;
; |fifo|data[2][0]~feeder ; |fifo|data[2][0]~feeder ; combout          ;
; |fifo|data[5][0]~feeder ; |fifo|data[5][0]~feeder ; combout          ;
; |fifo|data[7][3]~feeder ; |fifo|data[7][3]~feeder ; combout          ;
; |fifo|data[7][4]~feeder ; |fifo|data[7][4]~feeder ; combout          ;
; |fifo|data[2][5]~feeder ; |fifo|data[2][5]~feeder ; combout          ;
; |fifo|data[7][5]~feeder ; |fifo|data[7][5]~feeder ; combout          ;
; |fifo|data[5][5]~feeder ; |fifo|data[5][5]~feeder ; combout          ;
; |fifo|data[2][6]~feeder ; |fifo|data[2][6]~feeder ; combout          ;
; |fifo|data[5][6]~feeder ; |fifo|data[5][6]~feeder ; combout          ;
; |fifo|data[7][6]~feeder ; |fifo|data[7][6]~feeder ; combout          ;
; |fifo|data[4][7]~feeder ; |fifo|data[4][7]~feeder ; combout          ;
; |fifo|data[5][7]~feeder ; |fifo|data[5][7]~feeder ; combout          ;
+-------------------------+-------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+----------------------------------------------------------------------+
; Missing 0-Value Coverage                                             ;
+-------------------------+-------------------------+------------------+
; Node Name               ; Output Port Name        ; Output Port Type ;
+-------------------------+-------------------------+------------------+
; |fifo|dout[3]~reg0      ; |fifo|dout[3]~reg0      ; regout           ;
; |fifo|dout[4]~reg0      ; |fifo|dout[4]~reg0      ; regout           ;
; |fifo|dout[5]~reg0      ; |fifo|dout[5]~reg0      ; regout           ;
; |fifo|dout[6]~reg0      ; |fifo|dout[6]~reg0      ; regout           ;
; |fifo|dout[7]~reg0      ; |fifo|dout[7]~reg0      ; regout           ;
; |fifo|empty~reg0        ; |fifo|empty~reg0        ; regout           ;
; |fifo|data[3][0]        ; |fifo|data[3][0]        ; regout           ;
; |fifo|data[5][0]        ; |fifo|data[5][0]        ; regout           ;
; |fifo|data[1][0]        ; |fifo|data[1][0]        ; regout           ;
; |fifo|data[7][0]        ; |fifo|data[7][0]        ; regout           ;
; |fifo|data[4][0]        ; |fifo|data[4][0]        ; regout           ;
; |fifo|data[2][0]        ; |fifo|data[2][0]        ; regout           ;
; |fifo|data[0][0]        ; |fifo|data[0][0]        ; regout           ;
; |fifo|data[6][0]        ; |fifo|data[6][0]        ; regout           ;
; |fifo|data[3][1]        ; |fifo|data[3][1]        ; regout           ;
; |fifo|data[5][1]        ; |fifo|data[5][1]        ; regout           ;
; |fifo|data[1][1]        ; |fifo|data[1][1]        ; regout           ;
; |fifo|data[7][1]        ; |fifo|data[7][1]        ; regout           ;
; |fifo|data[4][1]        ; |fifo|data[4][1]        ; regout           ;
; |fifo|data[2][1]        ; |fifo|data[2][1]        ; regout           ;
; |fifo|data[0][1]        ; |fifo|data[0][1]        ; regout           ;
; |fifo|data[6][1]        ; |fifo|data[6][1]        ; regout           ;
; |fifo|data[3][2]        ; |fifo|data[3][2]        ; regout           ;
; |fifo|data[5][2]        ; |fifo|data[5][2]        ; regout           ;
; |fifo|data[1][2]        ; |fifo|data[1][2]        ; regout           ;
; |fifo|data[7][2]        ; |fifo|data[7][2]        ; regout           ;
; |fifo|data[4][2]        ; |fifo|data[4][2]        ; regout           ;
; |fifo|data[2][2]        ; |fifo|data[2][2]        ; regout           ;
; |fifo|data[0][2]        ; |fifo|data[0][2]        ; regout           ;
; |fifo|data[6][2]        ; |fifo|data[6][2]        ; regout           ;
; |fifo|data[3][3]        ; |fifo|data[3][3]        ; regout           ;
; |fifo|data[5][3]        ; |fifo|data[5][3]        ; regout           ;
; |fifo|data[1][3]        ; |fifo|data[1][3]        ; regout           ;
; |fifo|data[7][3]        ; |fifo|data[7][3]        ; regout           ;
; |fifo|data[4][3]        ; |fifo|data[4][3]        ; regout           ;
; |fifo|data[2][3]        ; |fifo|data[2][3]        ; regout           ;
; |fifo|data[0][3]        ; |fifo|data[0][3]        ; regout           ;
; |fifo|data[6][3]        ; |fifo|data[6][3]        ; regout           ;
; |fifo|dout~1709         ; |fifo|dout~1709         ; combout          ;
; |fifo|data[3][4]        ; |fifo|data[3][4]        ; regout           ;
; |fifo|data[5][4]        ; |fifo|data[5][4]        ; regout           ;
; |fifo|data[1][4]        ; |fifo|data[1][4]        ; regout           ;
; |fifo|data[7][4]        ; |fifo|data[7][4]        ; regout           ;
; |fifo|data[4][4]        ; |fifo|data[4][4]        ; regout           ;
; |fifo|data[2][4]        ; |fifo|data[2][4]        ; regout           ;
; |fifo|data[0][4]        ; |fifo|data[0][4]        ; regout           ;
; |fifo|data[6][4]        ; |fifo|data[6][4]        ; regout           ;
; |fifo|dout~1714         ; |fifo|dout~1714         ; combout          ;
; |fifo|data[3][5]        ; |fifo|data[3][5]        ; regout           ;
; |fifo|data[5][5]        ; |fifo|data[5][5]        ; regout           ;
; |fifo|data[1][5]        ; |fifo|data[1][5]        ; regout           ;
; |fifo|data[7][5]        ; |fifo|data[7][5]        ; regout           ;
; |fifo|data[4][5]        ; |fifo|data[4][5]        ; regout           ;
; |fifo|data[2][5]        ; |fifo|data[2][5]        ; regout           ;
; |fifo|data[0][5]        ; |fifo|data[0][5]        ; regout           ;
; |fifo|data[6][5]        ; |fifo|data[6][5]        ; regout           ;
; |fifo|dout~1719         ; |fifo|dout~1719         ; combout          ;
; |fifo|data[3][6]        ; |fifo|data[3][6]        ; regout           ;
; |fifo|data[5][6]        ; |fifo|data[5][6]        ; regout           ;
; |fifo|data[1][6]        ; |fifo|data[1][6]        ; regout           ;
; |fifo|data[7][6]        ; |fifo|data[7][6]        ; regout           ;
; |fifo|data[4][6]        ; |fifo|data[4][6]        ; regout           ;
; |fifo|data[2][6]        ; |fifo|data[2][6]        ; regout           ;
; |fifo|data[0][6]        ; |fifo|data[0][6]        ; regout           ;
; |fifo|data[6][6]        ; |fifo|data[6][6]        ; regout           ;
; |fifo|dout~1724         ; |fifo|dout~1724         ; combout          ;
; |fifo|data[3][7]        ; |fifo|data[3][7]        ; regout           ;
; |fifo|data[5][7]        ; |fifo|data[5][7]        ; regout           ;
; |fifo|data[1][7]        ; |fifo|data[1][7]        ; regout           ;
; |fifo|data[7][7]        ; |fifo|data[7][7]        ; regout           ;
; |fifo|data[4][7]        ; |fifo|data[4][7]        ; regout           ;
; |fifo|data[2][7]        ; |fifo|data[2][7]        ; regout           ;
; |fifo|data[0][7]        ; |fifo|data[0][7]        ; regout           ;
; |fifo|data[6][7]        ; |fifo|data[6][7]        ; regout           ;
; |fifo|dout~1729         ; |fifo|dout~1729         ; combout          ;
; |fifo|dout[0]~1730      ; |fifo|dout[0]~1730      ; combout          ;
; |fifo|dout[3]           ; |fifo|dout[3]           ; padio            ;
; |fifo|dout[4]           ; |fifo|dout[4]           ; padio            ;
; |fifo|dout[5]           ; |fifo|dout[5]           ; padio            ;
; |fifo|dout[6]           ; |fifo|dout[6]           ; padio            ;
; |fifo|dout[7]           ; |fifo|dout[7]           ; padio            ;
; |fifo|empty             ; |fifo|empty             ; padio            ;
; |fifo|din[3]            ; |fifo|din[3]            ; combout          ;
; |fifo|din[4]            ; |fifo|din[4]            ; combout          ;
; |fifo|din[5]            ; |fifo|din[5]            ; combout          ;
; |fifo|din[6]            ; |fifo|din[6]            ; combout          ;
; |fifo|din[7]            ; |fifo|din[7]            ; combout          ;
; |fifo|data[7][3]~feeder ; |fifo|data[7][3]~feeder ; combout          ;
; |fifo|data[7][4]~feeder ; |fifo|data[7][4]~feeder ; combout          ;
; |fifo|data[2][5]~feeder ; |fifo|data[2][5]~feeder ; combout          ;
; |fifo|data[7][5]~feeder ; |fifo|data[7][5]~feeder ; combout          ;
; |fifo|data[5][5]~feeder ; |fifo|data[5][5]~feeder ; combout          ;
; |fifo|data[2][6]~feeder ; |fifo|data[2][6]~feeder ; combout          ;
; |fifo|data[5][6]~feeder ; |fifo|data[5][6]~feeder ; combout          ;
; |fifo|data[7][6]~feeder ; |fifo|data[7][6]~feeder ; combout          ;
; |fifo|data[4][7]~feeder ; |fifo|data[4][7]~feeder ; combout          ;
; |fifo|data[5][7]~feeder ; |fifo|data[5][7]~feeder ; combout          ;
+-------------------------+-------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 7.0 Build 33 02/05/2007 SJ Full Version
    Info: Processing started: Fri Apr 06 14:53:09 2007
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off fifo -c fifo
Info: Using vector source file "D:/my_eda/FIFO/fifo.vwf"
Info: Overwriting simulation input file with simulation results
    Info: A backup of fifo.vwf called fifo.sim_ori.vwf has been created in the db folder
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      44.97 %
Info: Number of transitions in simulation is 563
Info: Vector file fifo.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Allocated 90 megabytes of memory during processing
    Info: Processing ended: Fri Apr 06 14:53:10 2007
    Info: Elapsed time: 00:00:01