traffic.tan.rpt

一些Verilog学习程序A

; N/A   ; None         ; 8.848 ns   ; numb[1]       ; BCOUNT[1] ; CLK        ;
; N/A   ; None         ; 8.678 ns   ; numa[2]       ; ACOUNT[2] ; CLK        ;
; N/A   ; None         ; 8.409 ns   ; numb[6]       ; BCOUNT[6] ; CLK        ;
; N/A   ; None         ; 8.373 ns   ; numb[5]       ; BCOUNT[5] ; CLK        ;
; N/A   ; None         ; 8.372 ns   ; numb[7]       ; BCOUNT[7] ; CLK        ;
; N/A   ; None         ; 8.370 ns   ; numa[3]       ; ACOUNT[3] ; CLK        ;
; N/A   ; None         ; 8.332 ns   ; numb[2]       ; BCOUNT[2] ; CLK        ;
; N/A   ; None         ; 8.313 ns   ; LAMPB[3]~reg0 ; LAMPB[3]  ; CLK        ;
; N/A   ; None         ; 8.260 ns   ; numa[5]       ; ACOUNT[5] ; CLK        ;
; N/A   ; None         ; 8.171 ns   ; LAMPB[1]~reg0 ; LAMPB[1]  ; CLK        ;
; N/A   ; None         ; 8.081 ns   ; numa[4]       ; ACOUNT[4] ; CLK        ;
; N/A   ; None         ; 8.075 ns   ; numa[7]       ; ACOUNT[7] ; CLK        ;
; N/A   ; None         ; 8.051 ns   ; LAMPA[1]~reg0 ; LAMPA[1]  ; CLK        ;
; N/A   ; None         ; 8.026 ns   ; numb[4]       ; BCOUNT[4] ; CLK        ;
; N/A   ; None         ; 7.987 ns   ; LAMPB[0]~reg0 ; LAMPB[0]  ; CLK        ;
; N/A   ; None         ; 7.978 ns   ; LAMPA[2]~reg0 ; LAMPA[2]  ; CLK        ;
; N/A   ; None         ; 7.934 ns   ; LAMPA[0]~reg0 ; LAMPA[0]  ; CLK        ;
; N/A   ; None         ; 7.767 ns   ; LAMPA[3]~reg0 ; LAMPA[3]  ; CLK        ;
; N/A   ; None         ; 7.726 ns   ; numa[6]       ; ACOUNT[6] ; CLK        ;
; N/A   ; None         ; 7.710 ns   ; numb[3]       ; BCOUNT[3] ; CLK        ;
; N/A   ; None         ; 7.702 ns   ; LAMPB[2]~reg0 ; LAMPB[2]  ; CLK        ;
; N/A   ; None         ; 7.667 ns   ; numa[1]       ; ACOUNT[1] ; CLK        ;
; N/A   ; None         ; 7.666 ns   ; numa[0]       ; ACOUNT[0] ; CLK        ;
; N/A   ; None         ; 7.616 ns   ; numb[0]       ; BCOUNT[0] ; CLK        ;
+-------+--------------+------------+---------------+-----------+------------+


+---------------------------------------------------------------------------+
; th                                                                        ;
+---------------+-------------+-----------+------+---------------+----------+
; Minimum Slack ; Required th ; Actual th ; From ; To            ; To Clock ;
+---------------+-------------+-----------+------+---------------+----------+
; N/A           ; None        ; -4.542 ns ; EN   ; numb[1]       ; CLK      ;
; N/A           ; None        ; -4.543 ns ; EN   ; numb[3]       ; CLK      ;
; N/A           ; None        ; -5.082 ns ; EN   ; tempb         ; CLK      ;
; N/A           ; None        ; -5.234 ns ; EN   ; LAMPA[1]~reg0 ; CLK      ;
; N/A           ; None        ; -5.236 ns ; EN   ; LAMPA[3]~reg0 ; CLK      ;
; N/A           ; None        ; -5.237 ns ; EN   ; counta.010    ; CLK      ;
; N/A           ; None        ; -5.237 ns ; EN   ; counta.100    ; CLK      ;
; N/A           ; None        ; -5.239 ns ; EN   ; LAMPB[3]~reg0 ; CLK      ;
; N/A           ; None        ; -5.240 ns ; EN   ; LAMPA[0]~reg0 ; CLK      ;
; N/A           ; None        ; -5.241 ns ; EN   ; LAMPB[0]~reg0 ; CLK      ;
; N/A           ; None        ; -5.241 ns ; EN   ; countb.000    ; CLK      ;
; N/A           ; None        ; -5.243 ns ; EN   ; LAMPB[1]~reg0 ; CLK      ;
; N/A           ; None        ; -5.245 ns ; EN   ; countb.001    ; CLK      ;
; N/A           ; None        ; -5.246 ns ; EN   ; countb.011    ; CLK      ;
; N/A           ; None        ; -5.450 ns ; EN   ; tempa         ; CLK      ;
; N/A           ; None        ; -5.460 ns ; EN   ; LAMPA[2]~reg0 ; CLK      ;
; N/A           ; None        ; -5.460 ns ; EN   ; LAMPB[2]~reg0 ; CLK      ;
; N/A           ; None        ; -5.608 ns ; EN   ; numa[3]       ; CLK      ;
; N/A           ; None        ; -5.611 ns ; EN   ; numa[1]       ; CLK      ;
; N/A           ; None        ; -6.775 ns ; EN   ; numb[5]       ; CLK      ;
; N/A           ; None        ; -6.780 ns ; EN   ; numb[7]       ; CLK      ;
; N/A           ; None        ; -6.921 ns ; EN   ; numb[0]       ; CLK      ;
; N/A           ; None        ; -6.921 ns ; EN   ; numb[2]       ; CLK      ;
; N/A           ; None        ; -7.018 ns ; EN   ; numa[0]       ; CLK      ;
; N/A           ; None        ; -7.018 ns ; EN   ; numa[2]       ; CLK      ;
; N/A           ; None        ; -7.130 ns ; EN   ; numa[6]       ; CLK      ;
; N/A           ; None        ; -7.131 ns ; EN   ; numa[7]       ; CLK      ;
; N/A           ; None        ; -7.245 ns ; EN   ; numb[4]       ; CLK      ;
; N/A           ; None        ; -7.245 ns ; EN   ; numb[6]       ; CLK      ;
; N/A           ; None        ; -7.312 ns ; EN   ; numa[5]       ; CLK      ;
; N/A           ; None        ; -7.312 ns ; EN   ; numa[4]       ; CLK      ;
+---------------+-------------+-----------+------+---------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Timing Analyzer
    Info: Version 6.0 Build 178 04/27/2006 SJ Full Version
    Info: Processing started: Sat Aug 15 23:45:21 2009
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off traffic -c traffic --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "CLK" is an undefined clock
Info: Clock "CLK" has Internal fmax of 237.42 MHz between source register "numb[4]" and destination register "numb[4]" (period= 4.212 ns)
    Info: + Longest register to register delay is 3.948 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X13_Y12_N21; Fanout = 6; REG Node = 'numb[4]'
        Info: 2: + IC(0.477 ns) + CELL(0.534 ns) = 1.011 ns; Loc. = LCCOMB_X13_Y12_N10; Fanout = 2; COMB Node = 'Equal2~100'
        Info: 3: + IC(0.378 ns) + CELL(0.206 ns) = 1.595 ns; Loc. = LCCOMB_X13_Y12_N2; Fanout = 2; COMB Node = 'Equal2~101'
        Info: 4: + IC(0.386 ns) + CELL(0.206 ns) = 2.187 ns; Loc. = LCCOMB_X13_Y12_N30; F