cnt10.fit.rpt

led 跑马灯

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                         ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+
; |cnt10                     ; 10 (10)     ; 3            ; 0           ; 0    ; 10   ; 0            ; 7 (7)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |cnt10              ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------+
; Delay Chain Summary                                                               ;
+----------+----------+---------------+---------------+-----------------------+-----+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------+----------+---------------+---------------+-----------------------+-----+
; clk      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; clrn     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; en       ; Input    ; ON            ; ON            ; --                    ; --  ;
; led7s[0] ; Output   ; --            ; --            ; --                    ; --  ;
; led7s[1] ; Output   ; --            ; --            ; --                    ; --  ;
; led7s[2] ; Output   ; --            ; --            ; --                    ; --  ;
; led7s[3] ; Output   ; --            ; --            ; --                    ; --  ;
; led7s[4] ; Output   ; --            ; --            ; --                    ; --  ;
; led7s[5] ; Output   ; --            ; --            ; --                    ; --  ;
; led7s[6] ; Output   ; --            ; --            ; --                    ; --  ;
+----------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clk                 ;                   ;         ;
; clrn                ;                   ;         ;
;      - tmp[0]       ; 0                 ; OFF     ;
;      - tmp[1]       ; 0                 ; OFF     ;
;      - tmp[2]       ; 0                 ; OFF     ;
; en                  ;                   ;         ;
;      - tmp[1]       ; 1                 ; ON      ;
;      - tmp[2]       ; 1                 ; ON      ;
;      - tmp[0]       ; 1                 ; ON      ;
+---------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------+
; Control Signals                                                                             ;
+------+----------+---------+--------------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+------+----------+---------+--------------+--------+----------------------+------------------+
; clk  ; PIN_93   ; 3       ; Clock        ; yes    ; Global clock         ; GCLK6            ;
; clrn ; PIN_108  ; 3       ; Async. clear ; yes    ; Global clock         ; GCLK7            ;
; en   ; PIN_107  ; 3       ; Clock enable ; no     ; --                   ; --               ;
+------+----------+---------+--------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk  ; PIN_93   ; 3       ; Global clock         ; GCLK6            ;
; clrn ; PIN_108  ; 3       ; Global clock         ; GCLK7            ;
+------+----------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+---------+-----------------------+
; Name    ; Fan-Out               ;
+---------+-----------------------+
; tmp[0]  ; 10                    ;
; tmp[1]  ; 9                     ;
; tmp[2]  ; 8                     ;
; en      ; 3                     ;
; Mux0~11 ; 1                     ;
; Mux1~11 ; 1                     ;
; Mux2~11 ; 1                     ;
; Mux3~25 ; 1                     ;
; Mux4~12 ; 1                     ;
; Mux5~12 ; 1                     ;
; Mux6~12 ; 1                     ;
+---------+-----------------------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; C4s                        ; 9 / 8,840 ( < 1 % )   ;
; Direct links               ; 2 / 11,506 ( < 1 % )  ;
; Global clocks              ; 2 / 8 ( 25 % )        ;
; LAB clocks                 ; 2 / 156 ( 1 % )       ;
; LUT chains                 ; 0 / 2,619 ( 0 % )     ;
; Local interconnects        ; 10 / 11,506 ( < 1 % ) ;
; M4K buffers                ; 0 / 468 ( 0 % )       ;
; R4s                        ; 0 / 7,520 ( 0 % )     ;
+----------------------------+-----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+---------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 10.00) ; Number of LABs  (Total = 1) ;
+---------------------------------------------+-----------------------------+
; 1                                           ; 0                           ;
; 2                                           ; 0                           ;
; 3                                           ; 0                           ;
; 4                                           ; 0                           ;
; 5                                           ; 0                           ;
; 6                                           ; 0                           ;
; 7                                           ; 0                           ;
; 8                                           ; 0                           ;
; 9                                           ; 0                           ;
; 10                                          ; 1                           ;
+---------------------------------------------+-----------------------------+


+------------------------------------------------------------------+
; LAB-wide Signals                                                 ;
+------------------------------------+-----------------------------+
; LAB-wide Signals  (Average = 3.00) ; Number of LABs  (Total = 1) ;
+------------------------------------+-----------------------------+
; 1 Async. clear                     ; 1                           ;