top.sta.rpt

FPGA直接读取SD卡扇区数据

; miso_i          ; clk0       ; 3.314  ; 3.598  ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
; ps2_clk         ; clk0       ; 5.388  ; 5.742  ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
; ps2_data        ; clk0       ; 6.006  ; 6.327  ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
; sdram_data[*]   ; clk0       ; 16.920 ; 16.621 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[0]  ; clk0       ; 15.830 ; 15.741 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[1]  ; clk0       ; 16.588 ; 16.396 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[2]  ; clk0       ; 15.525 ; 15.445 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[3]  ; clk0       ; 15.242 ; 15.175 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[4]  ; clk0       ; 13.999 ; 13.915 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[5]  ; clk0       ; 14.640 ; 14.772 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[6]  ; clk0       ; 15.616 ; 15.627 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[7]  ; clk0       ; 15.445 ; 15.361 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[8]  ; clk0       ; 15.526 ; 15.230 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[9]  ; clk0       ; 14.328 ; 14.292 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[10] ; clk0       ; 13.394 ; 13.456 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[11] ; clk0       ; 16.920 ; 16.621 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[12] ; clk0       ; 14.429 ; 14.317 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[13] ; clk0       ; 14.062 ; 14.131 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[14] ; clk0       ; 14.231 ; 14.258 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[15] ; clk0       ; 15.530 ; 15.420 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[16] ; clk0       ; 15.184 ; 15.080 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[17] ; clk0       ; 12.826 ; 12.879 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[18] ; clk0       ; 13.624 ; 13.628 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[19] ; clk0       ; 14.651 ; 14.553 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[20] ; clk0       ; 13.104 ; 13.039 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[21] ; clk0       ; 14.353 ; 14.305 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[22] ; clk0       ; 13.975 ; 13.963 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[23] ; clk0       ; 14.542 ; 14.486 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[24] ; clk0       ; 15.480 ; 15.077 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[25] ; clk0       ; 13.304 ; 13.392 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[26] ; clk0       ; 13.995 ; 13.995 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[27] ; clk0       ; 14.809 ; 14.718 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[28] ; clk0       ; 12.926 ; 13.074 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[29] ; clk0       ; 14.092 ; 14.210 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[30] ; clk0       ; 14.152 ; 14.275 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[31] ; clk0       ; 15.136 ; 15.167 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
; uart_rx_i       ; clk0       ; 6.403  ; 6.526  ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
+-----------------+------------+--------+--------+------------+--------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                             ;
+-----------------+------------+--------+--------+------------+--------------------------------------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                          ;
+-----------------+------------+--------+--------+------------+--------------------------------------------------------------------------+
; eth_md_io       ; clk0       ; -4.766 ; -5.005 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
; flash_miso_i    ; clk0       ; -2.051 ; -2.270 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
; int_i           ; clk0       ; -3.117 ; -3.309 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
; miso_i          ; clk0       ; -2.515 ; -2.780 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
; ps2_clk         ; clk0       ; -3.943 ; -4.267 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
; ps2_data        ; clk0       ; -5.091 ; -5.389 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
; sdram_data[*]   ; clk0       ; -4.856 ; -5.201 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[0]  ; clk0       ; -6.479 ; -6.658 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[1]  ; clk0       ; -8.385 ; -8.495 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[2]  ; clk0       ; -7.404 ; -7.564 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[3]  ; clk0       ; -7.072 ; -7.280 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[4]  ; clk0       ; -6.010 ; -6.246 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[5]  ; clk0       ; -7.580 ; -7.765 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[6]  ; clk0       ; -6.239 ; -6.485 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[7]  ; clk0       ; -6.082 ; -6.325 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[8]  ; clk0       ; -6.077 ; -6.281 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[9]  ; clk0       ; -6.232 ; -6.380 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[10] ; clk0       ; -5.466 ; -5.770 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[11] ; clk0       ; -6.771 ; -6.779 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[12] ; clk0       ; -5.560 ; -5.777 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[13] ; clk0       ; -6.345 ; -6.499 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[14] ; clk0       ; -5.235 ; -5.526 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[15] ; clk0       ; -6.060 ; -6.177 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[16] ; clk0       ; -6.163 ; -6.381 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[17] ; clk0       ; -5.769 ; -5.974 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[18] ; clk0       ; -5.897 ; -6.065 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[19] ; clk0       ; -6.356 ; -6.515 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[20] ; clk0       ; -5.720 ; -5.934 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[21] ; clk0       ; -6.222 ; -6.422 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[22] ; clk0       ; -6.034 ; -6.211 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[23] ; clk0       ; -6.146 ; -6.369 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[24] ; clk0       ; -6.761 ; -6.880 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[25] ; clk0       ; -6.044 ; -6.232 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[26] ; clk0       ; -6.174 ; -6.357 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[27] ; clk0       ; -5.951 ; -6.119 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[28] ; clk0       ; -4.856 ; -5.201 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[29] ; clk0       ; -6.114 ; -6.389 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[30] ; clk0       ; -5.966 ; -6.247 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
;  sdram_data[31] ; clk0       ; -6.671 ; -6.886 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
; uart_rx_i       ; clk0       ; -3.122 ; -3.256 ; Rise       ; aaa:clk_module|altpll:altpll_component|altpll_l4a1:auto_generated|clk[0] ;
+-----------------+------------+--------+--------+------------+--------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                    ;