alu.map.rpt
来自「ALU可以实现16种操作（包括加减乘除移位运算等）」· RPT 代码 · 共 390 行 · 第 1/3 页
RPT
390 行
; aglobal50.inc ; yes ; Other ; f:/quartus5.0/software/libraries/megafunctions/aglobal50.inc ;
; lpm_add_sub.inc ; yes ; Other ; f:/quartus5.0/software/libraries/megafunctions/lpm_add_sub.inc ;
; multcore.inc ; yes ; Other ; f:/quartus5.0/software/libraries/megafunctions/multcore.inc ;
; bypassff.inc ; yes ; Other ; f:/quartus5.0/software/libraries/megafunctions/bypassff.inc ;
; altshift.inc ; yes ; Other ; f:/quartus5.0/software/libraries/megafunctions/altshift.inc ;
; multcore.tdf ; yes ; Megafunction ; f:/quartus5.0/software/libraries/megafunctions/multcore.tdf ;
; csa_add.inc ; yes ; Other ; f:/quartus5.0/software/libraries/megafunctions/csa_add.inc ;
; mpar_add.inc ; yes ; Other ; f:/quartus5.0/software/libraries/megafunctions/mpar_add.inc ;
; muleabz.inc ; yes ; Other ; f:/quartus5.0/software/libraries/megafunctions/muleabz.inc ;
; mul_lfrg.inc ; yes ; Other ; f:/quartus5.0/software/libraries/megafunctions/mul_lfrg.inc ;
; mul_boothc.inc ; yes ; Other ; f:/quartus5.0/software/libraries/megafunctions/mul_boothc.inc ;
; alt_ded_mult.inc ; yes ; Other ; f:/quartus5.0/software/libraries/megafunctions/alt_ded_mult.inc ;
; alt_ded_mult_y.inc ; yes ; Other ; f:/quartus5.0/software/libraries/megafunctions/alt_ded_mult_y.inc ;
; dffpipe.inc ; yes ; Other ; f:/quartus5.0/software/libraries/megafunctions/dffpipe.inc ;
; mpar_add.tdf ; yes ; Megafunction ; f:/quartus5.0/software/libraries/megafunctions/mpar_add.tdf ;
; lpm_add_sub.tdf ; yes ; Megafunction ; f:/quartus5.0/software/libraries/megafunctions/lpm_add_sub.tdf ;
; addcore.inc ; yes ; Other ; f:/quartus5.0/software/libraries/megafunctions/addcore.inc ;
; look_add.inc ; yes ; Other ; f:/quartus5.0/software/libraries/megafunctions/look_add.inc ;
; alt_stratix_add_sub.inc ; yes ; Other ; f:/quartus5.0/software/libraries/megafunctions/alt_stratix_add_sub.inc ;
; alt_mercury_add_sub.inc ; yes ; Other ; f:/quartus5.0/software/libraries/megafunctions/alt_mercury_add_sub.inc ;
; addcore.tdf ; yes ; Megafunction ; f:/quartus5.0/software/libraries/megafunctions/addcore.tdf ;
; a_csnbuffer.inc ; yes ; Other ; f:/quartus5.0/software/libraries/megafunctions/a_csnbuffer.inc ;
; a_csnbuffer.tdf ; yes ; Megafunction ; f:/quartus5.0/software/libraries/megafunctions/a_csnbuffer.tdf ;
; altshift.tdf ; yes ; Megafunction ; f:/quartus5.0/software/libraries/megafunctions/altshift.tdf ;
+----------------------------------+-----------------+-----------------+------------------------------------------------------------------------+
+---------------------------------------------+
; Analysis & Synthesis Resource Usage Summary ;
+-----------------------------------+---------+
; Resource ; Usage ;
+-----------------------------------+---------+
; Total logic elements ; 550 ;
; Total combinational functions ; 518 ;
; -- Total 4-input functions ; 261 ;
; -- Total 3-input functions ; 21 ;
; -- Total 2-input functions ; 182 ;
; -- Total 1-input functions ; 46 ;
; -- Total 0-input functions ; 8 ;
; Combinational cells for routing ; 0 ;
; Total registers ; 32 ;
; Total logic cells in carry chains ; 138 ;
; I/O pins ; 43 ;
; Maximum fan-out node ; OP[3] ;
; Maximum fan-out ; 95 ;
; Total fan-out ; 1790 ;
; Average fan-out ; 3.02 ;
+-----------------------------------+---------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity ;
+---------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+---------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |ALU ; 550 (262) ; 32 ; 0 ; 43 ; 0 ; 518 (262) ; 32 (0) ; 0 (0) ; 138 (70) ; |ALU ;
; |adder16:l1| ; 54 (5) ; 0 ; 0 ; 0 ; 0 ; 54 (5) ; 0 (0) ; 0 (0) ; 0 (0) ; |ALU|adder16:l1 ;
; |add4:u1| ; 11 (11) ; 0 ; 0 ; 0 ; 0 ; 11 (11) ; 0 (0) ; 0 (0) ; 0 (0) ; |ALU|adder16:l1|add4:u1 ;
; |add4:u2| ; 13 (13) ; 0 ; 0 ; 0 ; 0 ; 13 (13) ; 0 (0) ; 0 (0) ; 0 (0) ; |ALU|adder16:l1|add4:u2 ;
; |add4:u3| ; 14 (14) ; 0 ; 0 ; 0 ; 0 ; 14 (14) ; 0 (0) ; 0 (0) ; 0 (0) ; |ALU|adder16:l1|add4:u3 ;
; |add4:u4| ; 11 (11) ; 0 ; 0 ; 0 ; 0 ; 11 (11) ; 0 (0) ; 0 (0) ; 0 (0) ; |ALU|adder16:l1|add4:u4 ;
; |lpm_mult:mult_rtl_0| ; 130 (0) ; 0 ; 0 ; 0 ; 0 ; 130 (0) ; 0 (0) ; 0 (0) ; 68 (0) ; |ALU|lpm_mult:mult_rtl_0 ;
; |multcore:mult_core| ; 130 (62) ; 0 ; 0 ; 0 ; 0 ; 130 (62) ; 0 (0) ; 0 (0) ; 68 (0) ; |ALU|lpm_mult:mult_rtl_0|multcore:mult_core ;
; |mpar_add:padder| ; 68 (0) ; 0 ; 0 ; 0 ; 0 ; 68 (0) ; 0 (0) ; 0 (0) ; 68 (0) ; |ALU|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder ;
; |lpm_add_sub:adder[0]| ; 9 (0) ; 0 ; 0 ; 0 ; 0 ; 9 (0) ; 0 (0) ; 0 (0) ; 9 (0) ; |ALU|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0] ;
; |addcore:adder| ; 9 (0) ; 0 ; 0 ; 0 ; 0 ; 9 (0) ; 0 (0) ; 0 (0) ; 9 (0) ; |ALU|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder ;
; |a_csnbuffer:result_node| ; 9 (9) ; 0 ; 0 ; 0 ; 0 ; 9 (9) ; 0 (0) ; 0 (0) ; 9 (9) ; |ALU|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node ;
; |lpm_add_sub:adder[1]| ; 9 (0) ; 0 ; 0 ; 0 ; 0 ; 9 (0) ; 0 (0) ; 0 (0) ; 9 (0) ; |ALU|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1] ;
; |addcore:adder| ; 9 (0) ; 0 ; 0 ; 0 ; 0 ; 9 (0) ; 0 (0) ; 0 (0) ; 9 (0) ; |ALU|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder ;
; |a_csnbuffer:result_node| ; 9 (9) ; 0 ; 0 ; 0 ; 0 ; 9 (9) ; 0 (0) ; 0 (0) ; 9 (9) ; |ALU|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node ;
; |lpm_add_sub:adder[2]| ; 9 (0) ; 0 ; 0 ; 0 ; 0 ; 9 (0) ; 0 (0) ; 0 (0) ; 9 (0) ; |ALU|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2] ;
; |addcore:adder| ; 9 (0) ; 0 ; 0 ; 0 ; 0 ; 9 (0) ; 0 (0) ; 0 (0) ; 9 (0) ; |ALU|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder ;
; |a_csnbuffer:result_node| ; 9 (9) ; 0 ; 0 ; 0 ; 0 ; 9 (9) ; 0 (0) ; 0 (0) ; 9 (9) ; |ALU|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node ;
; |lpm_add_sub:adder[3]| ; 9 (0) ; 0 ; 0 ; 0 ; 0 ; 9 (0) ; 0 (0) ; 0 (0) ; 9 (0) ; |ALU|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[3] ;
; |addcore:adder| ; 9 (0) ; 0 ; 0 ; 0 ; 0 ; 9 (0) ; 0 (0) ; 0 (0) ; 9 (0) ; |ALU|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[3]|addcore:adder ;
; |a_csnbuffer:result_node| ; 9 (9) ; 0 ; 0 ; 0 ; 0 ; 9 (9) ; 0 (0) ; 0 (0) ; 9 (9) ; |ALU|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[3]|addcore:adder|a_csnbuffer:result_node ;
; |mpar_add:sub_par_add| ; 32 (0) ; 0 ; 0 ; 0 ; 0 ; 32 (0) ; 0 (0) ; 0 (0) ; 32 (0) ; |ALU|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add ;
; |lpm_add_sub:adder[0]| ; 10 (0) ; 0 ; 0 ; 0 ; 0 ; 10 (0) ; 0 (0) ; 0 (0) ; 10 (0) ; |ALU|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0] ;
; |addcore:adder| ; 10 (0) ; 0 ; 0 ; 0 ; 0 ; 10 (0) ; 0 (0) ; 0 (0) ; 10 (0) ; |ALU|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder ;
; |a_csnbuffer:result_node| ; 10 (10) ; 0 ; 0 ; 0 ; 0 ; 10 (10) ; 0 (0) ; 0 (0) ; 10 (10) ; |ALU|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node ;
; |lpm_add_sub:adder[1]| ; 10 (0) ; 0 ; 0 ; 0 ; 0 ; 10 (0) ; 0 (0) ; 0 (0) ; 10 (0) ; |ALU|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[1] ;
; |addcore:adder| ; 10 (0) ; 0 ; 0 ; 0 ; 0 ; 10 (0) ; 0 (0) ; 0 (0) ; 10 (0) ; |ALU|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[1]|addcore:adder ;
; |a_csnbuffer:result_node| ; 10 (10) ; 0 ; 0 ; 0 ; 0 ; 10 (10) ; 0 (0) ; 0 (0) ; 10 (10) ; |ALU|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node ;
; |mpar_add:sub_par_add| ; 12 (0) ; 0 ; 0 ; 0 ; 0 ; 12 (0) ; 0 (0) ; 0 (0) ; 12 (0) ; |ALU|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add ;
; |lpm_add_sub:adder[0]| ; 12 (0) ; 0 ; 0 ; 0 ; 0 ; 12 (0) ; 0 (0) ; 0 (0) ; 12 (0) ; |ALU|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0] ;
; |addcore:adder| ; 12 (0) ; 0 ; 0 ; 0 ; 0 ; 12 (0) ; 0 (0) ; 0 (0) ; 12 (0) ; |ALU|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder ;
; |a_csnbuffer:result_node| ; 12 (12) ; 0 ; 0 ; 0 ; 0 ; 12 (12) ; 0 (0) ; 0 (0) ; 12 (12) ; |ALU|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node ;
; |reg:A_reg| ; 17 (17) ; 16 ; 0 ; 0 ; 0 ; 1 (1) ; 16 (16) ; 0 (0) ; 0 (0) ; |ALU|reg:A_reg ;
; |reg:B_reg| ; 17 (17) ; 16 ; 0 ; 0 ; 0 ; 1 (1) ; 16 (16) ; 0 (0) ; 0 (0) ; |ALU|reg:B_reg ;
; |sub16:l2| ; 70 (5) ; 0 ; 0 ; 0 ; 0 ; 70 (5) ; 0 (0) ; 0 (0) ; 0 (0) ; |ALU|sub16:l2 ;
; |adder16:l1| ; 65 (6) ; 0 ; 0 ; 0 ; 0 ; 65 (6) ; 0 (0) ; 0 (0) ; 0 (0) ; |ALU|sub16:l2|adder16:l1 ;
; |add4:u1| ; 11 (11) ; 0 ; 0 ; 0 ; 0 ; 11 (11) ; 0 (0) ; 0 (0) ; 0 (0) ; |ALU|sub16:l2|adder16:l1|add4:u1 ;
; |add4:u2| ; 18 (18) ; 0 ; 0 ; 0 ; 0 ; 18 (18) ; 0 (0) ; 0 (0) ; 0 (0) ; |ALU|sub16:l2|adder16:l1|add4:u2 ;
; |add4:u3| ; 16 (16) ; 0 ; 0 ; 0 ; 0 ; 16 (16) ; 0 (0) ; 0 (0) ; 0 (0) ; |ALU|sub16:l2|adder16:l1|add4:u3 ;
; |add4:u4| ; 14 (14) ; 0 ; 0 ; 0 ; 0 ; 14 (14) ; 0 (0) ; 0 (0) ; 0 (0) ; |ALU|sub16:l2|adder16:l1|add4:u4 ;
+---------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.
+---------------------------------------------------+
; User-Specified and Inferred Latches ;
+-----------------------------------------------+---+
; Latch Name ; ;
+-----------------------------------------------+---+
; result_t[16] ; ;
; Number of user-specified and inferred latches ; 1 ;
+-----------------------------------------------+---+
Note: All latches listed above may not be present at the end of synthesis due to various synthesis optimizations.
+------------------------------------------------------+
; General Register Statistics ;
+----------------------------------------------+-------+
; Statistic ; Value ;
+----------------------------------------------+-------+
; Total registers ; 32 ;
; Number of registers using Synchronous Clear ; 0 ;
; Number of registers using Synchronous Load ; 0 ;
; Number of registers using Asynchronous Clear ; 32 ;
; Number of registers using Asynchronous Load ; 0 ;
; Number of registers using Clock Enable ; 32 ;
; Number of registers using Preset ; 0 ;
+----------------------------------------------+-------+
+------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed) ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------+
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?