📄 transcript
字号:
# Reading D:/Modeltech_ae/tcl/vsim/pref.tcl
# OpenFile "E:/4 - EDA/1
Design&Verificaion_VerilogHDL/draft/03/Round2/release/Example-3-1/FullAdd.v"
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -