cic50_8bits.v

来自「CIC梳妆滤波器生成器」· Verilog 代码 · 共 24 行

/*
             CIC filter
             length is 50
*/
module cic(input clk,input [7:0] in,output reg [7:0] out);
    reg  [7:0]temp[49:0];
    wire  [13:0] sum;
	  integer i;
    always@(posedge clk)
	  begin
        temp[0]<= in;
	      for(i=0;i<48;i=i+1)
		       temp[i+1]<=temp[i];
	      out <= sum / 50;
	  end
	  assign sum = in+temp[0]+temp[1]+temp[2]+temp[3]+temp[4]+temp[5]+temp[6]+temp[7]+temp[8]
	  +temp[9]+temp[10]+temp[11]+temp[12]+temp[13]+temp[14]+temp[15]+temp[16]
	  +temp[17]+temp[18]+temp[19]+temp[20]+temp[21]+temp[22]+temp[23]+temp[24]
	  +temp[25]+temp[26]+temp[27]+temp[28]+temp[29]+temp[30]+temp[31]+temp[32]
	  +temp[33]+temp[34]+temp[35]+temp[36]+temp[37]+temp[38]+temp[39]+temp[40]
	  +temp[41]+temp[42]+temp[43]+temp[44]+temp[45]+temp[46]+temp[47]+temp[48]
	  ;
endmodule