📄 chengfa_8.fit.rpt
字号:
; Total logic elements ; 96 / 2,910 ( 3 % ) ;
; -- Combinational with no register ; 42 ;
; -- Register only ; 16 ;
; -- Combinational with a register ; 38 ;
; ; ;
; Logic element usage by number of LUT inputs ; ;
; -- 4 input functions ; 42 ;
; -- 3 input functions ; 35 ;
; -- 2 input functions ; 2 ;
; -- 1 input functions ; 6 ;
; -- 0 input functions ; 11 ;
; ; ;
; Logic elements by mode ; ;
; -- normal mode ; 81 ;
; -- arithmetic mode ; 15 ;
; -- qfbk mode ; 0 ;
; -- register cascade mode ; 0 ;
; -- synchronous clear/load mode ; 12 ;
; -- asynchronous clear/load mode ; 0 ;
; ; ;
; Total LABs ; 10 / 291 ( 3 % ) ;
; Logic elements in carry chains ; 16 ;
; User inserted logic elements ; 0 ;
; Virtual pins ; 0 ;
; I/O pins ; 33 / 104 ( 32 % ) ;
; -- Clock pins ; 0 / 2 ( 0 % ) ;
; Global signals ; 1 ;
; M4Ks ; 0 / 13 ( 0 % ) ;
; Total memory bits ; 0 / 59,904 ( 0 % ) ;
; Total RAM block bits ; 0 / 59,904 ( 0 % ) ;
; PLLs ; 0 / 1 ( 0 % ) ;
; Global clocks ; 1 / 8 ( 13 % ) ;
; Maximum fan-out node ; STATE.s1 ;
; Maximum fan-out ; 54 ;
; Highest non-global fan-out signal ; STATE.s1 ;
; Highest non-global fan-out ; 54 ;
; Total fan-out ; 407 ;
; Average fan-out ; 3.11 ;
+---------------------------------------------+--------------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; A[0] ; 40 ; 4 ; 4 ; 0 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; A[1] ; 41 ; 4 ; 6 ; 0 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; A[2] ; 42 ; 4 ; 6 ; 0 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; A[3] ; 48 ; 4 ; 8 ; 0 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; A[4] ; 49 ; 4 ; 8 ; 0 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; A[5] ; 50 ; 4 ; 10 ; 0 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; A[6] ; 51 ; 4 ; 10 ; 0 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; A[7] ; 52 ; 4 ; 12 ; 0 ; 2 ; 9 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; B[0] ; 53 ; 4 ; 12 ; 0 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; B[1] ; 54 ; 4 ; 12 ; 0 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; B[2] ; 55 ; 4 ; 16 ; 0 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; B[3] ; 56 ; 4 ; 16 ; 0 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; B[4] ; 57 ; 4 ; 16 ; 0 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; B[5] ; 58 ; 4 ; 18 ; 0 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; B[6] ; 59 ; 4 ; 18 ; 0 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; B[7] ; 60 ; 4 ; 20 ; 0 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; CLK ; 123 ; 2 ; 18 ; 14 ; 1 ; 54 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Y[0] ; 70 ; 4 ; 24 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 10 pF ;
; Y[10] ; 77 ; 3 ; 27 ; 3 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 10 pF ;
; Y[11] ; 78 ; 3 ; 27 ; 3 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 10 pF ;
; Y[12] ; 79 ; 3 ; 27 ; 4 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 10 pF ;
; Y[13] ; 37 ; 4 ; 2 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 10 pF ;
; Y[14] ; 38 ; 4 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 10 pF ;
; Y[15] ; 39 ; 4 ; 4 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 10 pF ;
; Y[1] ; 69 ; 4 ; 24 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 10 pF ;
; Y[2] ; 68 ; 4 ; 22 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 10 pF ;
; Y[3] ; 62 ; 4 ; 20 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 10 pF ;
; Y[4] ; 71 ; 4 ; 26 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 10 pF ;
; Y[5] ; 72 ; 4 ; 26 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 10 pF ;
; Y[6] ; 73 ; 3 ; 27 ; 1 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 10 pF ;
; Y[7] ; 74 ; 3 ; 27 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 10 pF ;
; Y[8] ; 75 ; 3 ; 27 ; 2 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 10 pF ;
; Y[9] ; 76 ; 3 ; 27 ; 2 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 10 pF ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
+------------------------------------------------------------+
; I/O Bank Usage ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1 ; 2 / 22 ( 9 % ) ; 3.3V ; -- ;
; 2 ; 1 / 28 ( 4 % ) ; 3.3V ; -- ;
; 3 ; 7 / 26 ( 27 % ) ; 3.3V ; -- ;
; 4 ; 25 / 28 ( 89 % ) ; 3.3V ; -- ;
+----------+------------------+---------------+--------------+
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir. ; I/O Standard ; Voltage ; I/O Type ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1 ; 0 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
; 2 ; 1 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
; 3 ; 2 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
; 4 ; 3 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
; 5 ; 4 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
; 6 ; 5 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
; 7 ; 6 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
; 8 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
; 9 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
; 10 ; 7 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
; 11 ; 8 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
; 12 ; 9 ; 1 ; +~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input ; LVTTL ; ; Row I/O ; N ; no ; Off ;
; 13 ; 10 ; 1 ; ^DATA0 ; input ; ; ; -- ; ; -- ; -- ;
; 14 ; 11 ; 1 ; ^nCONFIG ; ; ; ; -- ; ; -- ; -- ;
; 15 ; ; ; VCCA_PLL1 ; power ; ; 1.5V ; -- ; ; -- ; -- ;
; 16 ; 12 ; 1 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ;
; 17 ; 13 ; 1 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ;
; 18 ; ; ; GNDA_PLL1 ; gnd ; ; ; -- ; ; -- ; -- ;
; 19 ; ; ; GNDG_PLL1 ; gnd ; ; ; -- ; ; -- ; -- ;
; 20 ; 14 ; 1 ; ^nCEO ; ; ; ; -- ; ; -- ; -- ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -