test44x_fll01.c

ADC12操作 DATA FLASH操作 EEPROM操作 FLASH读写操作 LCD点阵操作 TIMER_A_操作 Timer_B操作 比较器A操作 端口操作 基

//******************************************************************************
//  MSP430-TEST44X Demo - FLL+ clock, Runs internal DCO at 2.45Mhz
//
//  Description This program demostrates setting the internal DCO to run at
//  2.4576Mhz with auto-calibration by the FLL+ circuitry.
//  ACLK = LFXT1 = 32768, MCLK = SMCLK = DCO = (n+1) x ACLK
//  //*An external watch crystal on XIN XOUT is required for ACLK*//	
//
//                 MSP430F449
//             -----------------
//         /|\|              XIN|-
//          | |                 | 32khz xtal
//          --|RST          XOUT|-
//            |                 |
//            |             P1.1|--> MCLK = 2.4576Mhz
//            |                 |
//            |             P1.5|--> ACLK = 32khz
//            |                 |
//
//  Lierda, Inc
//  February 2006.03
//  Built with IAR Embedded Workbench Version: 3.40a
//  ID：  MSP430-TEST44X
//  DATA：2005-7-12
//  REV： 2.0A
//  程序功能：该程序是通过设置不同的时钟源输出模式，具体是P1.5=ACLK=32.768Khz;P1.1=MCLK=2.4576Mhz,
//            通过本实验了解MSP430内部的时钟来源和不同频率的设置。
//  硬件连接：在必须连接P1.1、P1.5短接器，
//
//******************************************************************************
#include "msp430x44x.h"

void main(void)
{
  WDTCTL = WDTPW + WDTHOLD;       // Stop watchdog timer
  SCFI0 |= FN_2;                  // x2 DCO, 4MHz nominal DCO、
  FLL_CTL0 = XCAP18PF;            // set load capacitance for xtal
  SCFQCTL = 74;                   // (74+1) x 32768 = 2.45Mhz

  P1DIR = 0x22;                   // P1.1 & P1.5 to output direction
  P1SEL = 0x22;                   // P1.1 & P1.5 to output MCLK & ACLK

  while(1);                       // loop in place
}