mcf5275_gpio.h

COLDFIRE 5275板极初始化程序

/*
 * File:	mcf5275_gpio.h
 * Purpose:	Register and bit definitions for the MCF5275
 *
 * Notes:	
 *	
 */

#ifndef __MCF5275_GPIO_H__
#define __MCF5275_GPIO_H__

/*********************************************************************
*
* General Purpose I/O (GPIO)
*
*********************************************************************/

/* Register read/write macros */
#define MCF_GPIO_PODR_BUSCTL      (*(vuint8 *)(void*)(&__IPSBAR[0x100004]))
#define MCF_GPIO_PODR_ADDR        (*(vuint8 *)(void*)(&__IPSBAR[0x100005]))
#define MCF_GPIO_PODR_CS          (*(vuint8 *)(void*)(&__IPSBAR[0x100008]))
#define MCF_GPIO_PODR_FEC0H       (*(vuint8 *)(void*)(&__IPSBAR[0x10000A]))
#define MCF_GPIO_PODR_FEC0L       (*(vuint8 *)(void*)(&__IPSBAR[0x10000B]))
#define MCF_GPIO_PODR_FECI2C      (*(vuint8 *)(void*)(&__IPSBAR[0x10000C]))
#define MCF_GPIO_PODR_QSPI        (*(vuint8 *)(void*)(&__IPSBAR[0x10000D]))
#define MCF_GPIO_PODR_SDRAM       (*(vuint8 *)(void*)(&__IPSBAR[0x10000E]))
#define MCF_GPIO_PODR_TIMERH      (*(vuint8 *)(void*)(&__IPSBAR[0x10000F]))
#define MCF_GPIO_PODR_TIMERL      (*(vuint8 *)(void*)(&__IPSBAR[0x100010]))
#define MCF_GPIO_PODR_UARTL       (*(vuint8 *)(void*)(&__IPSBAR[0x100011]))
#define MCF_GPIO_PODR_FEC1H       (*(vuint8 *)(void*)(&__IPSBAR[0x100012]))
#define MCF_GPIO_PODR_FEC1L       (*(vuint8 *)(void*)(&__IPSBAR[0x100013]))
#define MCF_GPIO_PODR_BS          (*(vuint8 *)(void*)(&__IPSBAR[0x100014]))
#define MCF_GPIO_PODR_IRQ         (*(vuint8 *)(void*)(&__IPSBAR[0x100015]))
#define MCF_GPIO_PODR_USBH        (*(vuint8 *)(void*)(&__IPSBAR[0x100016]))
#define MCF_GPIO_PODR_USBL        (*(vuint8 *)(void*)(&__IPSBAR[0x100017]))
#define MCF_GPIO_PODR_UARTH       (*(vuint8 *)(void*)(&__IPSBAR[0x100018]))
#define MCF_GPIO_PDDR_BUSCTL      (*(vuint8 *)(void*)(&__IPSBAR[0x100020]))
#define MCF_GPIO_PDDR_ADDR        (*(vuint8 *)(void*)(&__IPSBAR[0x100021]))
#define MCF_GPIO_PDDR_CS          (*(vuint8 *)(void*)(&__IPSBAR[0x100024]))
#define MCF_GPIO_PDDR_FEC0H       (*(vuint8 *)(void*)(&__IPSBAR[0x100026]))
#define MCF_GPIO_PDDR_FEC0L       (*(vuint8 *)(void*)(&__IPSBAR[0x100027]))
#define MCF_GPIO_PDDR_FECI2C      (*(vuint8 *)(void*)(&__IPSBAR[0x100028]))
#define MCF_GPIO_PDDR_QSPI        (*(vuint8 *)(void*)(&__IPSBAR[0x100029]))
#define MCF_GPIO_PDDR_SDRAM       (*(vuint8 *)(void*)(&__IPSBAR[0x10002A]))
#define MCF_GPIO_PDDR_TIMERH      (*(vuint8 *)(void*)(&__IPSBAR[0x10002B]))
#define MCF_GPIO_PDDR_TIMERL      (*(vuint8 *)(void*)(&__IPSBAR[0x10002C]))
#define MCF_GPIO_PDDR_UARTL       (*(vuint8 *)(void*)(&__IPSBAR[0x10002D]))
#define MCF_GPIO_PDDR_FEC1H       (*(vuint8 *)(void*)(&__IPSBAR[0x10002E]))
#define MCF_GPIO_PDDR_FEC1L       (*(vuint8 *)(void*)(&__IPSBAR[0x10002F]))
#define MCF_GPIO_PDDR_BS          (*(vuint8 *)(void*)(&__IPSBAR[0x100030]))
#define MCF_GPIO_PDDR_IRQ         (*(vuint8 *)(void*)(&__IPSBAR[0x100031]))
#define MCF_GPIO_PDDR_USBH        (*(vuint8 *)(void*)(&__IPSBAR[0x100032]))
#define MCF_GPIO_PDDR_USBL        (*(vuint8 *)(void*)(&__IPSBAR[0x100033]))
#define MCF_GPIO_PDDR_UARTH       (*(vuint8 *)(void*)(&__IPSBAR[0x100034]))
#define MCF_GPIO_PPDSDR_BUSCTL    (*(vuint8 *)(void*)(&__IPSBAR[0x10003C]))
#define MCF_GPIO_PPDSDR_ADDR      (*(vuint8 *)(void*)(&__IPSBAR[0x10003D]))
#define MCF_GPIO_PPDSDR_CS        (*(vuint8 *)(void*)(&__IPSBAR[0x100040]))
#define MCF_GPIO_PPDSDR_FEC0H     (*(vuint8 *)(void*)(&__IPSBAR[0x100042]))
#define MCF_GPIO_PPDSDR_FEC0L     (*(vuint8 *)(void*)(&__IPSBAR[0x100043]))
#define MCF_GPIO_PPDSDR_FECI2C    (*(vuint8 *)(void*)(&__IPSBAR[0x100044]))
#define MCF_GPIO_PPDSDR_QSPI      (*(vuint8 *)(void*)(&__IPSBAR[0x100045]))
#define MCF_GPIO_PPDSDR_SDRAM     (*(vuint8 *)(void*)(&__IPSBAR[0x100046]))
#define MCF_GPIO_PPDSDR_TIMERH    (*(vuint8 *)(void*)(&__IPSBAR[0x100047]))
#define MCF_GPIO_PPDSDR_TIMERL    (*(vuint8 *)(void*)(&__IPSBAR[0x100048]))
#define MCF_GPIO_PPDSDR_UARTL     (*(vuint8 *)(void*)(&__IPSBAR[0x100049]))
#define MCF_GPIO_PPDSDR_FEC1H     (*(vuint8 *)(void*)(&__IPSBAR[0x10004A]))
#define MCF_GPIO_PPDSDR_FEC1L     (*(vuint8 *)(void*)(&__IPSBAR[0x10004B]))
#define MCF_GPIO_PPDSDR_BS        (*(vuint8 *)(void*)(&__IPSBAR[0x10004C]))
#define MCF_GPIO_PPDSDR_IRQ       (*(vuint8 *)(void*)(&__IPSBAR[0x10004D]))
#define MCF_GPIO_PPDSDR_USBH      (*(vuint8 *)(void*)(&__IPSBAR[0x10004E]))
#define MCF_GPIO_PPDSDR_USBL      (*(vuint8 *)(void*)(&__IPSBAR[0x10004F]))
#define MCF_GPIO_PPDSDR_UARTH     (*(vuint8 *)(void*)(&__IPSBAR[0x100050]))
#define MCF_GPIO_PCLRR_BUSCTL     (*(vuint8 *)(void*)(&__IPSBAR[0x100058]))
#define MCF_GPIO_PCLRR_ADDR       (*(vuint8 *)(void*)(&__IPSBAR[0x100059]))
#define MCF_GPIO_PCLRR_CS         (*(vuint8 *)(void*)(&__IPSBAR[0x10005C]))
#define MCF_GPIO_PCLRR_FEC0H      (*(vuint8 *)(void*)(&__IPSBAR[0x10005E]))
#define MCF_GPIO_PCLRR_FEC0L      (*(vuint8 *)(void*)(&__IPSBAR[0x10005F]))
#define MCF_GPIO_PCLRR_FECI2C     (*(vuint8 *)(void*)(&__IPSBAR[0x100060]))
#define MCF_GPIO_PCLRR_QSPI       (*(vuint8 *)(void*)(&__IPSBAR[0x100061]))
#define MCF_GPIO_PCLRR_SDRAM      (*(vuint8 *)(void*)(&__IPSBAR[0x100062]))
#define MCF_GPIO_PCLRR_TIMERH     (*(vuint8 *)(void*)(&__IPSBAR[0x100063]))
#define MCF_GPIO_PCLRR_TIMERL     (*(vuint8 *)(void*)(&__IPSBAR[0x100064]))
#define MCF_GPIO_PCLRR_UARTL      (*(vuint8 *)(void*)(&__IPSBAR[0x100065]))
#define MCF_GPIO_PCLRR_FEC1H      (*(vuint8 *)(void*)(&__IPSBAR[0x100066]))
#define MCF_GPIO_PCLRR_FEC1L      (*(vuint8 *)(void*)(&__IPSBAR[0x100067]))
#define MCF_GPIO_PCLRR_BS         (*(vuint8 *)(void*)(&__IPSBAR[0x100068]))
#define MCF_GPIO_PCLRR_IRQ        (*(vuint8 *)(void*)(&__IPSBAR[0x100069]))
#define MCF_GPIO_PCLRR_USBH       (*(vuint8 *)(void*)(&__IPSBAR[0x10006A]))
#define MCF_GPIO_PCLRR_USBL       (*(vuint8 *)(void*)(&__IPSBAR[0x10006B]))
#define MCF_GPIO_PCLRR_UARTH      (*(vuint8 *)(void*)(&__IPSBAR[0x10006C]))
#define MCF_GPIO_PAR_ADDR         (*(vuint8 *)(void*)(&__IPSBAR[0x100070]))
#define MCF_GPIO_PAR_CS           (*(vuint8 *)(void*)(&__IPSBAR[0x100071]))
#define MCF_GPIO_PAR_BUSCTL       (*(vuint16*)(void*)(&__IPSBAR[0x100072]))
#define MCF_GPIO_PAR_IRQ          (*(vuint16*)(void*)(&__IPSBAR[0x100074]))
#define MCF_GPIO_PAR_USB          (*(vuint16*)(void*)(&__IPSBAR[0x100076]))
#define MCF_GPIO_PAR_FEC0HL       (*(vuint8 *)(void*)(&__IPSBAR[0x100078]))
#define MCF_GPIO_PAR_FEC1HL       (*(vuint8 *)(void*)(&__IPSBAR[0x100079]))
#define MCF_GPIO_PAR_TIMER        (*(vuint16*)(void*)(&__IPSBAR[0x10007A]))
#define MCF_GPIO_PAR_UART         (*(vuint16*)(void*)(&__IPSBAR[0x10007C]))
#define MCF_GPIO_PAR_QSPI         (*(vuint16*)(void*)(&__IPSBAR[0x10007E]))
#define MCF_GPIO_PAR_SDRAM        (*(vuint16*)(void*)(&__IPSBAR[0x100080]))
#define MCF_GPIO_PAR_FECI2C       (*(vuint16*)(void*)(&__IPSBAR[0x100082]))
#define MCF_GPIO_PAR_BS           (*(vuint8 *)(void*)(&__IPSBAR[0x100084]))

/* Bit definitions and macros for MCF_GPIO_PODR_BUSCTL */
#define MCF_GPIO_PODR_BUSCTL_PODR_BUSCTL0        (0x01)
#define MCF_GPIO_PODR_BUSCTL_PODR_BUSCTL1        (0x02)
#define MCF_GPIO_PODR_BUSCTL_PODR_BUSCTL2        (0x04)
#define MCF_GPIO_PODR_BUSCTL_PODR_BUSCTL3        (0x08)
#define MCF_GPIO_PODR_BUSCTL_PODR_BUSCTL4        (0x10)
#define MCF_GPIO_PODR_BUSCTL_PODR_BUSCTL5        (0x20)
#define MCF_GPIO_PODR_BUSCTL_PODR_BUSCTL6        (0x40)
#define MCF_GPIO_PODR_BUSCTL_PODR_BUSCTL7        (0x80)

/* Bit definitions and macros for MCF_GPIO_PODR_ADDR */
#define MCF_GPIO_PODR_ADDR_PODR_ADDR5            (0x20)
#define MCF_GPIO_PODR_ADDR_PODR_ADDR6            (0x40)
#define MCF_GPIO_PODR_ADDR_PODR_ADDR7            (0x80)

/* Bit definitions and macros for MCF_GPIO_PODR_CS */
#define MCF_GPIO_PODR_CS_PODR_CS1                (0x02)
#define MCF_GPIO_PODR_CS_PODR_CS2                (0x04)
#define MCF_GPIO_PODR_CS_PODR_CS3                (0x08)
#define MCF_GPIO_PODR_CS_PODR_CS4                (0x10)
#define MCF_GPIO_PODR_CS_PODR_CS5                (0x20)
#define MCF_GPIO_PODR_CS_PODR_CS6                (0x40)
#define MCF_GPIO_PODR_CS_PODR_CS7                (0x80)

/* Bit definitions and macros for MCF_GPIO_PODR_FEC0H */
#define MCF_GPIO_PODR_FEC0H_PODR_FEC0H0          (0x01)
#define MCF_GPIO_PODR_FEC0H_PODR_FEC0H1          (0x02)
#define MCF_GPIO_PODR_FEC0H_PODR_FEC0H2          (0x04)
#define MCF_GPIO_PODR_FEC0H_PODR_FEC0H3          (0x08)
#define MCF_GPIO_PODR_FEC0H_PODR_FEC0H4          (0x10)
#define MCF_GPIO_PODR_FEC0H_PODR_FEC0H5          (0x20)
#define MCF_GPIO_PODR_FEC0H_PODR_FEC0H6          (0x40)
#define MCF_GPIO_PODR_FEC0H_PODR_FEC0H7          (0x80)

/* Bit definitions and macros for MCF_GPIO_PODR_FEC0L */
#define MCF_GPIO_PODR_FEC0L_PODR_FEC0L0          (0x01)
#define MCF_GPIO_PODR_FEC0L_PODR_FEC0L1          (0x02)
#define MCF_GPIO_PODR_FEC0L_PODR_FEC0L2          (0x04)
#define MCF_GPIO_PODR_FEC0L_PODR_FEC0L3          (0x08)
#define MCF_GPIO_PODR_FEC0L_PODR_FEC0L4          (0x10)
#define MCF_GPIO_PODR_FEC0L_PODR_FEC0L5          (0x20)
#define MCF_GPIO_PODR_FEC0L_PODR_FEC0L6          (0x40)
#define MCF_GPIO_PODR_FEC0L_PODR_FEC0L7          (0x80)

/* Bit definitions and macros for MCF_GPIO_PODR_FECI2C */
#define MCF_GPIO_PODR_FECI2C_PODR_FECI2C0        (0x01)
#define MCF_GPIO_PODR_FECI2C_PODR_FECI2C1        (0x02)
#define MCF_GPIO_PODR_FECI2C_PODR_FECI2C2        (0x04)
#define MCF_GPIO_PODR_FECI2C_PODR_FECI2C3        (0x08)
#define MCF_GPIO_PODR_FECI2C_PODR_FECI2C4        (0x10)
#define MCF_GPIO_PODR_FECI2C_PODR_FECI2C5        (0x20)

/* Bit definitions and macros for MCF_GPIO_PODR_QSPI */
#define MCF_GPIO_PODR_QSPI_PODR_QSPI0            (0x01)
#define MCF_GPIO_PODR_QSPI_PODR_QSPI1            (0x02)
#define MCF_GPIO_PODR_QSPI_PODR_QSPI2            (0x04)
#define MCF_GPIO_PODR_QSPI_PODR_QSPI3            (0x08)
#define MCF_GPIO_PODR_QSPI_PODR_QSPI4            (0x10)
#define MCF_GPIO_PODR_QSPI_PODR_QSPI5            (0x20)
#define MCF_GPIO_PODR_QSPI_PODR_QSPI6            (0x40)

/* Bit definitions and macros for MCF_GPIO_PODR_SDRAM */
#define MCF_GPIO_PODR_SDRAM_PODR_SDRAM0          (0x01)
#define MCF_GPIO_PODR_SDRAM_PODR_SDRAM1          (0x02)
#define MCF_GPIO_PODR_SDRAM_PODR_SDRAM2          (0x04)
#define MCF_GPIO_PODR_SDRAM_PODR_SDRAM3          (0x08)
#define MCF_GPIO_PODR_SDRAM_PODR_SDRAM4          (0x10)
#define MCF_GPIO_PODR_SDRAM_PODR_SDRAM5          (0x20)
#define MCF_GPIO_PODR_SDRAM_PODR_SDRAM6          (0x40)
#define MCF_GPIO_PODR_SDRAM_PODR_SDRAM7          (0x80)

/* Bit definitions and macros for MCF_GPIO_PODR_TIMERH */
#define MCF_GPIO_PODR_TIMERH_PODR_TIMERH0        (0x01)
#define MCF_GPIO_PODR_TIMERH_PODR_TIMERH1        (0x02)
#define MCF_GPIO_PODR_TIMERH_PODR_TIMERH2        (0x04)
#define MCF_GPIO_PODR_TIMERH_PODR_TIMERH3        (0x08)

/* Bit definitions and macros for MCF_GPIO_PODR_TIMERL */
#define MCF_GPIO_PODR_TIMERL_PODR_TIMERL0        (0x01)
#define MCF_GPIO_PODR_TIMERL_PODR_TIMERL1        (0x02)
#define MCF_GPIO_PODR_TIMERL_PODR_TIMERL2        (0x04)
#define MCF_GPIO_PODR_TIMERL_PODR_TIMERL3        (0x08)

/* Bit definitions and macros for MCF_GPIO_PODR_UARTL */
#define MCF_GPIO_PODR_UARTL_PODR_UARTL0          (0x01)
#define MCF_GPIO_PODR_UARTL_PODR_UARTL1          (0x02)
#define MCF_GPIO_PODR_UARTL_PODR_UARTL2          (0x04)
#define MCF_GPIO_PODR_UARTL_PODR_UARTL3          (0x08)
#define MCF_GPIO_PODR_UARTL_PODR_UARTL4          (0x10)
#define MCF_GPIO_PODR_UARTL_PODR_UARTL5          (0x20)
#define MCF_GPIO_PODR_UARTL_PODR_UARTL6          (0x40)
#define MCF_GPIO_PODR_UARTL_PODR_UARTL7          (0x80)

/* Bit definitions and macros for MCF_GPIO_PODR_FEC1H */
#define MCF_GPIO_PODR_FEC1H_PODR_FEC1H0          (0x01)
#define MCF_GPIO_PODR_FEC1H_PODR_FEC1H1          (0x02)
#define MCF_GPIO_PODR_FEC1H_PODR_FEC1H2          (0x04)
#define MCF_GPIO_PODR_FEC1H_PODR_FEC1H3          (0x08)
#define MCF_GPIO_PODR_FEC1H_PODR_FEC1H4          (0x10)
#define MCF_GPIO_PODR_FEC1H_PODR_FEC1H5          (0x20)
#define MCF_GPIO_PODR_FEC1H_PODR_FEC1H6          (0x40)
#define MCF_GPIO_PODR_FEC1H_PODR_FEC1H7          (0x80)

/* Bit definitions and macros for MCF_GPIO_PODR_FEC1L */
#define MCF_GPIO_PODR_FEC1L_PODR_FEC1L0          (0x01)
#define MCF_GPIO_PODR_FEC1L_PODR_FEC1L1          (0x02)
#define MCF_GPIO_PODR_FEC1L_PODR_FEC1L2          (0x04)
#define MCF_GPIO_PODR_FEC1L_PODR_FEC1L3          (0x08)
#define MCF_GPIO_PODR_FEC1L_PODR_FEC1L4          (0x10)
#define MCF_GPIO_PODR_FEC1L_PODR_FEC1L5          (0x20)
#define MCF_GPIO_PODR_FEC1L_PODR_FEC1L6          (0x40)
#define MCF_GPIO_PODR_FEC1L_PODR_FEC1L7          (0x80)

/* Bit definitions and macros for MCF_GPIO_PODR_BS */
#define MCF_GPIO_PODR_BS_PODR_BS2                (0x04)
#define MCF_GPIO_PODR_BS_PODR_BS3                (0x08)

/* Bit definitions and macros for MCF_GPIO_PODR_IRQ */
#define MCF_GPIO_PODR_IRQ_PODR_IRQ(x)            (((x)&0x7F)<<1)

/* Bit definitions and macros for MCF_GPIO_PODR_USBH */
#define MCF_GPIO_PODR_USBH_PODR_USBH0            (0x01)

/* Bit definitions and macros for MCF_GPIO_PODR_USBL */
#define MCF_GPIO_PODR_USBL_PODR_USBL0            (0x01)
#define MCF_GPIO_PODR_USBL_PODR_USBL1            (0x02)
#define MCF_GPIO_PODR_USBL_PODR_USBL2            (0x04)
#define MCF_GPIO_PODR_USBL_PODR_USBL3            (0x08)
#define MCF_GPIO_PODR_USBL_PODR_USBL4            (0x10)
#define MCF_GPIO_PODR_USBL_PODR_USBL5            (0x20)
#define MCF_GPIO_PODR_USBL_PODR_USBL6            (0x40)
#define MCF_GPIO_PODR_USBL_PODR_USBL7            (0x80)

/* Bit definitions and macros for MCF_GPIO_PODR_UARTH */
#define MCF_GPIO_PODR_UARTH_PODR_UART0           (0x01)
#define MCF_GPIO_PODR_UARTH_PODR_UART1           (0x02)
#define MCF_GPIO_PODR_UARTH_PODR_UART2           (0x04)
#define MCF_GPIO_PODR_UARTH_PODR_UART3           (0x08)

/* Bit definitions and macros for MCF_GPIO_PDDR_BUSCTL */
#define MCF_GPIO_PDDR_BUSCTL_PDDR_BUSCTL0        (0x01)
#define MCF_GPIO_PDDR_BUSCTL_PDDR_BUSCTL1        (0x02)
#define MCF_GPIO_PDDR_BUSCTL_PDDR_BUSCTL2        (0x04)
#define MCF_GPIO_PDDR_BUSCTL_PDDR_BUSCTL3        (0x08)
#define MCF_GPIO_PDDR_BUSCTL_PDDR_BUSCTL4        (0x10)
#define MCF_GPIO_PDDR_BUSCTL_PDDR_BUSCTL5        (0x20)
#define MCF_GPIO_PDDR_BUSCTL_PDDR_BUSCTL6        (0x40)
#define MCF_GPIO_PDDR_BUSCTL_PDDR_BUSCTL7        (0x80)

/* Bit definitions and macros for MCF_GPIO_PDDR_ADDR */
#define MCF_GPIO_PDDR_ADDR_PDDR_ADDR5            (0x20)
#define MCF_GPIO_PDDR_ADDR_PDDR_ADDR6            (0x40)
#define MCF_GPIO_PDDR_ADDR_PDDR_ADDR7            (0x80)

/* Bit definitions and macros for MCF_GPIO_PDDR_CS */
#define MCF_GPIO_PDDR_CS_PDDR_CS1                (0x02)
#define MCF_GPIO_PDDR_CS_PDDR_CS2                (0x04)
#define MCF_GPIO_PDDR_CS_PDDR_CS3                (0x08)
#define MCF_GPIO_PDDR_CS_PDDR_CS4                (0x10)
#define MCF_GPIO_PDDR_CS_PDDR_CS5                (0x20)
#define MCF_GPIO_PDDR_CS_PDDR_CS6                (0x40)
#define MCF_GPIO_PDDR_CS_PDDR_CS7                (0x80)

/* Bit definitions and macros for MCF_GPIO_PDDR_FEC0H */
#define MCF_GPIO_PDDR_FEC0H_PDDR_FEC0H0          (0x01)
#define MCF_GPIO_PDDR_FEC0H_PDDR_FEC0H1          (0x02)
#define MCF_GPIO_PDDR_FEC0H_PDDR_FEC0H2          (0x04)
#define MCF_GPIO_PDDR_FEC0H_PDDR_FEC0H3          (0x08)
#define MCF_GPIO_PDDR_FEC0H_PDDR_FEC0H4          (0x10)
#define MCF_GPIO_PDDR_FEC0H_PDDR_FEC0H5          (0x20)
#define MCF_GPIO_PDDR_FEC0H_PDDR_FEC0H6          (0x40)
#define MCF_GPIO_PDDR_FEC0H_PDDR_FEC0H7          (0x80)

/* Bit definitions and macros for MCF_GPIO_PDDR_FEC0L */
#define MCF_GPIO_PDDR_FEC0L_PDDR_FEC0L0          (0x01)
#define MCF_GPIO_PDDR_FEC0L_PDDR_FEC0L1          (0x02)
#define MCF_GPIO_PDDR_FEC0L_PDDR_FEC0L2          (0x04)
#define MCF_GPIO_PDDR_FEC0L_PDDR_FEC0L3          (0x08)