📄 m_usiu.h
字号:
VUINT16 GHRST:1;
VUINT16 GSRST:1;
VUINT16:3;
} B;
} RSR;
VUINT16 res7a;
union {
VUINT16 R;
struct {
VUINT16 COLIRQ:8;
VUINT16 COLIS:1;
VUINT16:1;
VUINT16 COLIE:1;
VUINT16:5;
} B;
} COLIR;
VUINT16 res7B;
union {
VUINT16 R;
struct {
VUINT16:1;
VUINT16 LVSRS:4;
VUINT16 VSRDE:1;
VUINT16:10;
} B;
} VSRMCR;
VUINT16 res7c;
VUINT32 res8[27];
/*System Inegration Timer Keys */
union {
VUINT32 R;
VUINT32 B;
} TBSCRK;
union {
VUINT32 R;
VUINT32 B;
} TBREF0K;
union {
VUINT32 R;
VUINT32 B;
} TBREF1K;
union {
VUINT32 R;
VUINT32 B;
} TBK;
VUINT32 res9[4];
union {
VUINT32 R;
VUINT32 B;
} RTCSCK;
union {
VUINT32 R;
VUINT32 B;
} RTCK;
union {
VUINT32 R;
VUINT32 B;
} RTSECK;
union {
VUINT32 R;
VUINT32 B;
} RTCALK;
VUINT32 res10[4];
union {
VUINT32 R;
VUINT32 B;
} PISCRK;
union {
VUINT32 R;
VUINT32 B;
} PITCK;
VUINT32 res11[14];
/*Clocks and Reset Keys */
union {
VUINT32 R;
VUINT32 B;
} SCCRK;
union {
VUINT32 R;
VUINT32 B;
} PLPRCRK;
union {
VUINT32 R;
VUINT32 B;
} RSRK;
};
#endif
#ifdef _MPC565_H_
/****************************************************************************/
/* MODULE : USIU - MPC565 */
/****************************************************************************/
struct USIU_tag {
union {
VUINT32 R;
struct {
VUINT32 EARB:1;
VUINT32 EARP:3;
VUINT32:4;
VUINT32 DSHW:1;
VUINT32 DBGC:2;
VUINT32 DBPC:1;
VUINT32 ATWC:1;
VUINT32 GPC:2;
VUINT32 DLK:1;
VUINT32:1;
VUINT32 SC:2;
VUINT32 RCTX:1;
VUINT32 MLRC:2;
VUINT32:2;
VUINT32 MTSC:1;
VUINT32 NOSHOW:1;
VUINT32 EICEN:1;
VUINT32 LPMASK_EN:1;
VUINT32:4;
} B;
} SIUMCR;
union {
VUINT32 R;
struct {
VUINT32 SWTC:16;
VUINT32 BMT:8;
VUINT32 BME:1;
VUINT32:3;
VUINT32 SWF:1;
VUINT32 SWE:1;
VUINT32 SWRI:1;
VUINT32 SWP:1;
} B;
} SYPCR;
VUINT32 res0;
VUINT16 res1;
union {
VUINT16 R;
struct {
VUINT16 SWSR:16;
} B;
} SWSR;
union {
VUINT32 R;
struct {
VUINT32 IRQ0:1;
VUINT32 LVL0:1;
VUINT32 IRQ1:1;
VUINT32 LVL1:1;
VUINT32 IRQ2:1;
VUINT32 LVL2:1;
VUINT32 IRQ3:1;
VUINT32 LVL3:1;
VUINT32 IRQ4:1;
VUINT32 LVL4:1;
VUINT32 IRQ5:1;
VUINT32 LVL5:1;
VUINT32 IRQ6:1;
VUINT32 LVL6:1;
VUINT32 IRQ7:1;
VUINT32 LVL7:1;
VUINT32:16;
} B;
} SIPEND;
union {
VUINT32 R;
struct {
VUINT32 IRM0:1;
VUINT32 LVM0:1;
VUINT32 IRM1:1;
VUINT32 LVM1:1;
VUINT32 IRM2:1;
VUINT32 LVM2:1;
VUINT32 IRM3:1;
VUINT32 LVM3:1;
VUINT32 IRM4:1;
VUINT32 LVM4:1;
VUINT32 IRM5:1;
VUINT32 LVM5:1;
VUINT32 IRM6:1;
VUINT32 LVM6:1;
VUINT32 IRM7:1;
VUINT32 LVM7:1;
VUINT32:16;
} B;
} SIMASK;
union {
VUINT32 R;
struct {
VUINT32 ED0:1;
VUINT32 WM0:1;
VUINT32 ED1:1;
VUINT32 WM1:1;
VUINT32 ED2:1;
VUINT32 WM2:1;
VUINT32 ED3:1;
VUINT32 WM3:1;
VUINT32 ED4:1;
VUINT32 WM4:1;
VUINT32 ED5:1;
VUINT32 WM5:1;
VUINT32 ED6:1;
VUINT32 WM6:1;
VUINT32 ED7:1;
VUINT32 WM7:1;
VUINT32:16;
} B;
} SIEL;
union {
VUINT32 R;
struct {
VUINT32 INTERRUPT_CODE:8;
VUINT32:24;
} B;
} SIVEC;
union {
VUINT32 R;
struct {
VUINT32:18;
VUINT32 IEXT:1;
VUINT32 IBMT:1;
VUINT32:6;
VUINT32 DEXT:1;
VUINT32 DBM:1;
VUINT32:4;
} B;
} TESR;
union {
VUINT32 R;
VUINT32 B;
} SGPIODT1;
union {
VUINT32 R;
struct {
VUINT32 SGPIOC:8;
VUINT32 SGPIOA:24;
} B;
} SGPIODT2;
union {
VUINT32 R;
struct {
VUINT32 SDDRC:8;
VUINT32:8;
VUINT32 GDDR0:1;
VUINT32 GDDR1:1;
VUINT32 GDDR2:1;
VUINT32 GDDR3:1;
VUINT32 GDDR4:1;
VUINT32 GDDR5:1;
VUINT32:2;
VUINT32 SDDRD:8;
} B;
} SGPIOCR;
union {
VUINT32 R;
struct {
VUINT32:16;
VUINT32 PRPM:1;
VUINT32 SLVM:1;
VUINT32:1;
VUINT32 SIZE:2;
VUINT32 SUPU:1;
VUINT32 INST:1;
VUINT32:2;
VUINT32 RESV:1;
VUINT32 CONT:1;
VUINT32:1;
VUINT32 TRAC:1;
VUINT32 SIZEN:1;
VUINT32:2;
} B;
} EMCR;
VUINT32 res1aa;
union {
VUINT32 R;
struct {
VUINT32 PREDIS_EN:1;
VUINT32:31;
} B;
} PDMCR2;
union {
VUINT32 R;
struct {
VUINT32 SLRC:4;
VUINT32:2;
VUINT32 PRDS:1;
VUINT32 SPRDS:1;
VUINT32 FTPU_PU:1;
VUINT32 GP_MASK:7;
VUINT32 GSP_MASK:2;
VUINT32:14;
} B;
} PDMCR;
/* New USIU registers added 04Oct99 */
union {
VUINT32 R;
struct {
VUINT32 IRQ0:1;
VUINT32 LVL0:1;
VUINT32 IMBIRQ0:1;
VUINT32 IMBIRQ1:1;
VUINT32 IMBIRQ2:1;
VUINT32 IMBIRQ3:1;
VUINT32 IRQ1:1;
VUINT32 LVL1:1;
VUINT32 IMBIRQ4:1;
VUINT32 IMBIRQ5:1;
VUINT32 IMBIRQ6:1;
VUINT32 IMBIRQ7:1;
VUINT32 IRQ2:1;
VUINT32 LVL2:1;
VUINT32 IMBIRQ8:1;
VUINT32 IMBIRQ9:1;
VUINT32 IMBIRQ10:1;
VUINT32 IMBIRQ11:1;
VUINT32 IRQ3:1;
VUINT32 LVL3:1;
VUINT32 IMBIRQ12:1;
VUINT32 IMBIR13:1;
VUINT32 IMBIR14:1;
VUINT32 IMBIRQ15:1;
VUINT32 IRQ4:1;
VUINT32 LVL4:1;
VUINT32 IMBIRQ16:1;
VUINT32 IMBIRQ17:1;
VUINT32 IMBIRQ18:1;
VUINT32 IMBIRQ19:1;
VUINT32 IRQ5:1;
VUINT32 LVL5:1;
} B;
} SIPEND2;
union {
VUINT32 R;
struct {
VUINT32 IMBIRQ20:1;
VUINT32 IMBIRQ21:1;
VUINT32 IMBIRQ22:1;
VUINT32 IMBIRQ23:1;
VUINT32 IRQ6:1;
VUINT32 LVL6:1;
VUINT32 IMBIRQ24:1;
VUINT32 IMBIRQ25:1;
VUINT32 IMBIRQ26:1;
VUINT32 IMBIRQ27:1;
VUINT32 IRQ7:1;
VUINT32 LVL7:1;
VUINT32 IMBIRQ28:1;
VUINT32 IMBIRQ29:1;
VUINT32 IMBIRQ30:1;
VUINT32 IMBIRQ31:1;
VUINT32:16;
} B;
} SIPEND3;
union {
VUINT32 R;
struct {
VUINT32 IRQ0:1;
VUINT32 LVL0:1;
VUINT32 IMBIRQ0:1;
VUINT32 IMBIRQ1:1;
VUINT32 IMBIRQ2:1;
VUINT32 IMBIRQ3:1;
VUINT32 IRQ1:1;
VUINT32 LVL1:1;
VUINT32 IMBIRQ4:1;
VUINT32 IMBIRQ5:1;
VUINT32 IMBIRQ6:1;
VUINT32 IMBIRQ7:1;
VUINT32 IRQ2:1;
VUINT32 LVL2:1;
VUINT32 IMBIRQ8:1;
VUINT32 IMBIRQ9:1;
VUINT32 IMBIRQ10:1;
VUINT32 IMBIRQ11:1;
VUINT32 IRQ3:1;
VUINT32 LVL3:1;
VUINT32 IMBIRQ12:1;
VUINT32 IMBIRQ13:1;
VUINT32 IMBIRQ14:1;
VUINT32 IMBIRQ15:1;
VUINT32 IRQ4:1;
VUINT32 LVL4:1;
VUINT32 IMBIRQ16:1;
VUINT32 IMBIRQ17:1;
VUINT32 IMBIRQ18:1;
VUINT32 IMBIRQ19:1;
VUINT32 IRQ5:1;
VUINT32 LVL5:1;
} B;
} SIMASK2;
union {
VUINT32 R;
struct {
VUINT32 IMBIRQ20:1;
VUINT32 IMBIRQ21:1;
VUINT32 IMBIRQ22:1;
VUINT32 IMBIRQ23:1;
VUINT32 IRQ6:1;
VUINT32 LVL6:1;
VUINT32 IMBIRQ24:1;
VUINT32 IMBIRQ25:1;
VUINT32 IMBIRQ26:1;
VUINT32 IMBIRQ27:1;
VUINT32 IRQ7:1;
VUINT32 LVL7:1;
VUINT32 IMBIRQ28:1;
VUINT32 IMBIRQ29:1;
VUINT32 IMBIRQ30:1;
VUINT32 IMBIRQ31:1;
VUINT32:16;
} B;
} SIMASK3;
union {
VUINT32 R;
struct {
VUINT32 IRQ0:1;
VUINT32 LVL0:1;
VUINT32 IMBIRQ0:1;
VUINT32 IMBIRQ1:1;
VUINT32 IMBIRQ2:1;
VUINT32 IMBIRQ3:1;
VUINT32 IRQ1:1;
VUINT32 LVL1:1;
VUINT32 IMBIRQ4:1;
VUINT32 IMBIRQ5:1;
VUINT32 IMBIRQ6:1;
VUINT32 IMBIRQ7:1;
VUINT32 IRQ2:1;
VUINT32 LVL2:1;
VUINT32 IMBIRQ8:1;
VUINT32 IMBIRQ9:1;
VUINT32 IMBIRQ10:1;
VUINT32 IMBIRQ11:1;
VUINT32 IRQ3:1;
VUINT32 LVL3:1;
VUINT32 IMBIRQ12:1;
VUINT32 IMBIRQ13:1;
VUINT32 IMBIRQ14:1;
VUINT32 IMBIRQ15:1;
VUINT32 IRQ4:1;
VUINT32 LVL4:1;
VUINT32 IMBIRQ16:1;
VUINT32 IMBIRQ17:1;
VUINT32 IMBIRQ18:1;
VUINT32 IMBIRQ19:1;
VUINT32 IRQ5:1;
VUINT32 LVL5:1;
} B;
} SISR2;
union {
VUINT32 R;
struct {
VUINT32 IMBIRQ20:1;
VUINT32 IMBIRQ21:1;
VUINT32 IMBIRQ22:1;
VUINT32 IMBIRQ23:1;
VUINT32 IRQ6:1;
VUINT32 LVL6:1;
VUINT32 IMBIRQ24:1;
VUINT32 IMBIRQ25:1;
VUINT32 IMBIRQ26:1;
VUINT32 IMBIRQ27:1;
VUINT32 IRQ7:1;
VUINT32 LVL7:1;
VUINT32 IMBIRQ28:1;
VUINT32 IMBIRQ29:1;
VUINT32 IMBIRQ30:1;
VUINT32 IMBIRQ31:1;
VUINT32:16;
} B;
} SISR3;
VUINT32 res2[42];
/*Memory Controller Registers */
union {
VUINT32 R;
struct {
VUINT32 BA:17;
VUINT32 AT:3;
VUINT32 PS:2;
VUINT32:1;
VUINT32 WP:1;
VUINT32:2;
VUINT32 WEBS:1;
VUINT32 TBDIP:1;
VUINT32 LBDIP:1;
VUINT32 SETA:1;
VUINT32 BI:1;
VUINT32 V:1;
} B;
} BR0;
union {
VUINT32 R;
struct {
VUINT32 AM:17;
VUINT32 ATM:3;
VUINT32 CSNT:1;
VUINT32 ACS:2;
VUINT32 EHTR:1;
VUINT32 SCY:4;
VUINT32 BSCY:3;
VUINT32 TRLX:1;
} B;
} OR0;
union {
VUINT32 R;
struct {
VUINT32 BA:17;
VUINT32 AT:3;
VUINT32 PS:2;
VUINT32:1;
VUINT32 WP:1;
VUINT32:2;
VUINT32 WEBS:1;
VUINT32 TBDIP:1;
VUINT32 LBDIP:1;
VUINT32 SETA:1;
VUINT32 BI:1;
VUINT32 V:1;
} B;
} BR1;
union {
VUINT32 R;
struct {
VUINT32 AM:17;
VUINT32 ATM:3;
VUINT32 CSNT:1;
VUINT32 ACS:2;
VUINT32 EHTR:1;
VUINT32 SCY:4;
VUINT32 BSCY:3;
VUINT32 TRLX:1;
} B;
} OR1;
union {
VUINT32 R;
struct {
VUINT32 BA:17;
VUINT32 AT:3;
VUINT32 PS:2;
VUINT32:1;
VUINT32 WP:1;
VUINT32:2;
VUINT32 WEBS:1;
VUINT32 TBDIP:1;
VUINT32 LBDIP:1;
VUINT32 SETA:1;
VUINT32 BI:1;
VUINT32 V:1;
} B;
} BR2;
union {
VUINT32 R;
struct {
VUINT32 AM:17;
VUINT32 ATM:3;
VUINT32 CSNT:1;
VUINT32 ACS:2;
VUINT32 EHTR:1;
VUINT32 SCY:4;
VUINT32 BSCY:3;
VUINT32 TRLX:1;
} B;
} OR2;
union {
VUINT32 R;
struct {
VUINT32 BA:17;
VUINT32 AT:3;
VUINT32 PS:2;
VUINT32:1;
VUINT32 WP:1;
VUINT32:2;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -