📄 mcf548x_gpio.h
字号:
/*
* File: mcf548x_gpio.h
* Purpose: Register and bit definitions for the MCF548X
*
* Notes:
*
*/
#ifndef __MCF548X_GPIO_H__
#define __MCF548X_GPIO_H__
/*********************************************************************
*
* General Purpose I/O (GPIO)
*
*********************************************************************/
/* Register read/write macros */
#define MCF_GPIO_PODR_FBCTL (*(vuint8 *)(void*)(&__MBAR[0x000A00]))
#define MCF_GPIO_PODR_FBCS (*(vuint8 *)(void*)(&__MBAR[0x000A01]))
#define MCF_GPIO_PODR_DMA (*(vuint8 *)(void*)(&__MBAR[0x000A02]))
#define MCF_GPIO_PODR_FEC0H (*(vuint8 *)(void*)(&__MBAR[0x000A04]))
#define MCF_GPIO_PODR_FEC0L (*(vuint8 *)(void*)(&__MBAR[0x000A05]))
#define MCF_GPIO_PODR_FEC1H (*(vuint8 *)(void*)(&__MBAR[0x000A06]))
#define MCF_GPIO_PODR_FEC1L (*(vuint8 *)(void*)(&__MBAR[0x000A07]))
#define MCF_GPIO_PODR_FECI2C (*(vuint8 *)(void*)(&__MBAR[0x000A08]))
#define MCF_GPIO_PODR_PCIBG (*(vuint8 *)(void*)(&__MBAR[0x000A09]))
#define MCF_GPIO_PODR_PCIBR (*(vuint8 *)(void*)(&__MBAR[0x000A0A]))
#define MCF_GPIO_PODR_PSC3PSC2 (*(vuint8 *)(void*)(&__MBAR[0x000A0C]))
#define MCF_GPIO_PODR_PSC1PSC0 (*(vuint8 *)(void*)(&__MBAR[0x000A0D]))
#define MCF_GPIO_PODR_DSPI (*(vuint8 *)(void*)(&__MBAR[0x000A0E]))
#define MCF_GPIO_PDDR_FBCTL (*(vuint8 *)(void*)(&__MBAR[0x000A10]))
#define MCF_GPIO_PDDR_FBCS (*(vuint8 *)(void*)(&__MBAR[0x000A11]))
#define MCF_GPIO_PDDR_DMA (*(vuint8 *)(void*)(&__MBAR[0x000A12]))
#define MCF_GPIO_PDDR_FEC0H (*(vuint8 *)(void*)(&__MBAR[0x000A14]))
#define MCF_GPIO_PDDR_FEC0L (*(vuint8 *)(void*)(&__MBAR[0x000A15]))
#define MCF_GPIO_PDDR_FEC1H (*(vuint8 *)(void*)(&__MBAR[0x000A16]))
#define MCF_GPIO_PDDR_FEC1L (*(vuint8 *)(void*)(&__MBAR[0x000A17]))
#define MCF_GPIO_PDDR_FECI2C (*(vuint8 *)(void*)(&__MBAR[0x000A18]))
#define MCF_GPIO_PDDR_PCIBG (*(vuint8 *)(void*)(&__MBAR[0x000A19]))
#define MCF_GPIO_PDDR_PCIBR (*(vuint8 *)(void*)(&__MBAR[0x000A1A]))
#define MCF_GPIO_PDDR_PSC3PSC2 (*(vuint8 *)(void*)(&__MBAR[0x000A1C]))
#define MCF_GPIO_PDDR_PSC1PSC0 (*(vuint8 *)(void*)(&__MBAR[0x000A1D]))
#define MCF_GPIO_PDDR_DSPI (*(vuint8 *)(void*)(&__MBAR[0x000A1E]))
#define MCF_GPIO_PPDSDR_FBCTL (*(vuint8 *)(void*)(&__MBAR[0x000A20]))
#define MCF_GPIO_PPDSDR_FBCS (*(vuint8 *)(void*)(&__MBAR[0x000A21]))
#define MCF_GPIO_PPDSDR_DMA (*(vuint8 *)(void*)(&__MBAR[0x000A22]))
#define MCF_GPIO_PPDSDR_FEC0H (*(vuint8 *)(void*)(&__MBAR[0x000A24]))
#define MCF_GPIO_PPDSDR_FEC0L (*(vuint8 *)(void*)(&__MBAR[0x000A25]))
#define MCF_GPIO_PPDSDR_FEC1H (*(vuint8 *)(void*)(&__MBAR[0x000A26]))
#define MCF_GPIO_PPDSDR_FEC1L (*(vuint8 *)(void*)(&__MBAR[0x000A27]))
#define MCF_GPIO_PPDSDR_FECI2C (*(vuint8 *)(void*)(&__MBAR[0x000A28]))
#define MCF_GPIO_PPDSDR_PCIBG (*(vuint8 *)(void*)(&__MBAR[0x000A29]))
#define MCF_GPIO_PPDSDR_PCIBR (*(vuint8 *)(void*)(&__MBAR[0x000A2A]))
#define MCF_GPIO_PPDSDR_PSC3PSC2 (*(vuint8 *)(void*)(&__MBAR[0x000A2C]))
#define MCF_GPIO_PPDSDR_PSC1PSC0 (*(vuint8 *)(void*)(&__MBAR[0x000A2D]))
#define MCF_GPIO_PPDSDR_DSPI (*(vuint8 *)(void*)(&__MBAR[0x000A2E]))
#define MCF_GPIO_PCLRR_FBCTL (*(vuint8 *)(void*)(&__MBAR[0x000A30]))
#define MCF_GPIO_PCLRR_FBCS (*(vuint8 *)(void*)(&__MBAR[0x000A31]))
#define MCF_GPIO_PCLRR_DMA (*(vuint8 *)(void*)(&__MBAR[0x000A32]))
#define MCF_GPIO_PCLRR_FEC0H (*(vuint8 *)(void*)(&__MBAR[0x000A34]))
#define MCF_GPIO_PCLRR_FEC0L (*(vuint8 *)(void*)(&__MBAR[0x000A35]))
#define MCF_GPIO_PCLRR_FEC1H (*(vuint8 *)(void*)(&__MBAR[0x000A36]))
#define MCF_GPIO_PCLRR_FEC1L (*(vuint8 *)(void*)(&__MBAR[0x000A37]))
#define MCF_GPIO_PCLRR_FECI2C (*(vuint8 *)(void*)(&__MBAR[0x000A38]))
#define MCF_GPIO_PCLRR_PCIBG (*(vuint8 *)(void*)(&__MBAR[0x000A39]))
#define MCF_GPIO_PCLRR_PCIBR (*(vuint8 *)(void*)(&__MBAR[0x000A3A]))
#define MCF_GPIO_PCLRR_PSC3PSC2 (*(vuint8 *)(void*)(&__MBAR[0x000A3C]))
#define MCF_GPIO_PCLRR_PSC1PSC0 (*(vuint8 *)(void*)(&__MBAR[0x000A3D]))
#define MCF_GPIO_PCLRR_DSPI (*(vuint8 *)(void*)(&__MBAR[0x000A3E]))
#define MCF_GPIO_PAR_FBCTL (*(vuint16*)(void*)(&__MBAR[0x000A40]))
#define MCF_GPIO_PAR_FBCS (*(vuint8 *)(void*)(&__MBAR[0x000A42]))
#define MCF_GPIO_PAR_DMA (*(vuint8 *)(void*)(&__MBAR[0x000A43]))
#define MCF_GPIO_PAR_FECI2CIRQ (*(vuint16*)(void*)(&__MBAR[0x000A44]))
#define MCF_GPIO_PAR_PCIBG (*(vuint16*)(void*)(&__MBAR[0x000A48]))
#define MCF_GPIO_PAR_PCIBR (*(vuint16*)(void*)(&__MBAR[0x000A4A]))
#define MCF_GPIO_PAR_PSC3 (*(vuint8 *)(void*)(&__MBAR[0x000A4C]))
#define MCF_GPIO_PAR_PSC2 (*(vuint8 *)(void*)(&__MBAR[0x000A4D]))
#define MCF_GPIO_PAR_PSC1 (*(vuint8 *)(void*)(&__MBAR[0x000A4E]))
#define MCF_GPIO_PAR_PSC0 (*(vuint8 *)(void*)(&__MBAR[0x000A4F]))
#define MCF_GPIO_PAR_DSPI (*(vuint16*)(void*)(&__MBAR[0x000A50]))
#define MCF_GPIO_PAR_TIMER (*(vuint8 *)(void*)(&__MBAR[0x000A52]))
/* Bit definitions and macros for MCF_GPIO_PODR_FBCTL */
#define MCF_GPIO_PODR_FBCTL_PODR_FBCTL0 (0x01)
#define MCF_GPIO_PODR_FBCTL_PODR_FBCTL1 (0x02)
#define MCF_GPIO_PODR_FBCTL_PODR_FBCTL2 (0x04)
#define MCF_GPIO_PODR_FBCTL_PODR_FBCTL3 (0x08)
#define MCF_GPIO_PODR_FBCTL_PODR_FBCTL4 (0x10)
#define MCF_GPIO_PODR_FBCTL_PODR_FBCTL5 (0x20)
#define MCF_GPIO_PODR_FBCTL_PODR_FBCTL6 (0x40)
#define MCF_GPIO_PODR_FBCTL_PODR_FBCTL7 (0x80)
/* Bit definitions and macros for MCF_GPIO_PODR_FBCS */
#define MCF_GPIO_PODR_FBCS_PODR_FBCS1 (0x02)
#define MCF_GPIO_PODR_FBCS_PODR_FBCS2 (0x04)
#define MCF_GPIO_PODR_FBCS_PODR_FBCS3 (0x08)
#define MCF_GPIO_PODR_FBCS_PODR_FBCS4 (0x10)
#define MCF_GPIO_PODR_FBCS_PODR_FBCS5 (0x20)
/* Bit definitions and macros for MCF_GPIO_PODR_DMA */
#define MCF_GPIO_PODR_DMA_PODR_DMA0 (0x01)
#define MCF_GPIO_PODR_DMA_PODR_DMA1 (0x02)
#define MCF_GPIO_PODR_DMA_PODR_DMA2 (0x04)
#define MCF_GPIO_PODR_DMA_PODR_DMA3 (0x08)
/* Bit definitions and macros for MCF_GPIO_PODR_FEC0H */
#define MCF_GPIO_PODR_FEC0H_PODR_FEC0H0 (0x01)
#define MCF_GPIO_PODR_FEC0H_PODR_FEC0H1 (0x02)
#define MCF_GPIO_PODR_FEC0H_PODR_FEC0H2 (0x04)
#define MCF_GPIO_PODR_FEC0H_PODR_FEC0H3 (0x08)
#define MCF_GPIO_PODR_FEC0H_PODR_FEC0H4 (0x10)
#define MCF_GPIO_PODR_FEC0H_PODR_FEC0H5 (0x20)
#define MCF_GPIO_PODR_FEC0H_PODR_FEC0H6 (0x40)
#define MCF_GPIO_PODR_FEC0H_PODR_FEC0H7 (0x80)
/* Bit definitions and macros for MCF_GPIO_PODR_FEC0L */
#define MCF_GPIO_PODR_FEC0L_PODR_FEC0L0 (0x01)
#define MCF_GPIO_PODR_FEC0L_PODR_FEC0L1 (0x02)
#define MCF_GPIO_PODR_FEC0L_PODR_FEC0L2 (0x04)
#define MCF_GPIO_PODR_FEC0L_PODR_FEC0L3 (0x08)
#define MCF_GPIO_PODR_FEC0L_PODR_FEC0L4 (0x10)
#define MCF_GPIO_PODR_FEC0L_PODR_FEC0L5 (0x20)
#define MCF_GPIO_PODR_FEC0L_PODR_FEC0L6 (0x40)
#define MCF_GPIO_PODR_FEC0L_PODR_FEC0L7 (0x80)
/* Bit definitions and macros for MCF_GPIO_PODR_FEC1H */
#define MCF_GPIO_PODR_FEC1H_PODR_FEC1H0 (0x01)
#define MCF_GPIO_PODR_FEC1H_PODR_FEC1H1 (0x02)
#define MCF_GPIO_PODR_FEC1H_PODR_FEC1H2 (0x04)
#define MCF_GPIO_PODR_FEC1H_PODR_FEC1H3 (0x08)
#define MCF_GPIO_PODR_FEC1H_PODR_FEC1H4 (0x10)
#define MCF_GPIO_PODR_FEC1H_PODR_FEC1H5 (0x20)
#define MCF_GPIO_PODR_FEC1H_PODR_FEC1H6 (0x40)
#define MCF_GPIO_PODR_FEC1H_PODR_FEC1H7 (0x80)
/* Bit definitions and macros for MCF_GPIO_PODR_FEC1L */
#define MCF_GPIO_PODR_FEC1L_PODR_FEC1L0 (0x01)
#define MCF_GPIO_PODR_FEC1L_PODR_FEC1L1 (0x02)
#define MCF_GPIO_PODR_FEC1L_PODR_FEC1L2 (0x04)
#define MCF_GPIO_PODR_FEC1L_PODR_FEC1L3 (0x08)
#define MCF_GPIO_PODR_FEC1L_PODR_FEC1L4 (0x10)
#define MCF_GPIO_PODR_FEC1L_PODR_FEC1L5 (0x20)
#define MCF_GPIO_PODR_FEC1L_PODR_FEC1L6 (0x40)
#define MCF_GPIO_PODR_FEC1L_PODR_FEC1L7 (0x80)
/* Bit definitions and macros for MCF_GPIO_PODR_FECI2C */
#define MCF_GPIO_PODR_FECI2C_PODR_FECI2C0 (0x01)
#define MCF_GPIO_PODR_FECI2C_PODR_FECI2C1 (0x02)
#define MCF_GPIO_PODR_FECI2C_PODR_FECI2C2 (0x04)
#define MCF_GPIO_PODR_FECI2C_PODR_FECI2C3 (0x08)
/* Bit definitions and macros for MCF_GPIO_PODR_PCIBG */
#define MCF_GPIO_PODR_PCIBG_PODR_PCIBG0 (0x01)
#define MCF_GPIO_PODR_PCIBG_PODR_PCIBG1 (0x02)
#define MCF_GPIO_PODR_PCIBG_PODR_PCIBG2 (0x04)
#define MCF_GPIO_PODR_PCIBG_PODR_PCIBG3 (0x08)
#define MCF_GPIO_PODR_PCIBG_PODR_PCIBG4 (0x10)
/* Bit definitions and macros for MCF_GPIO_PODR_PCIBR */
#define MCF_GPIO_PODR_PCIBR_PODR_PCIBR0 (0x01)
#define MCF_GPIO_PODR_PCIBR_PODR_PCIBR1 (0x02)
#define MCF_GPIO_PODR_PCIBR_PODR_PCIBR2 (0x04)
#define MCF_GPIO_PODR_PCIBR_PODR_PCIBR3 (0x08)
#define MCF_GPIO_PODR_PCIBR_PODR_PCIBR4 (0x10)
/* Bit definitions and macros for MCF_GPIO_PODR_PSC3PSC2 */
#define MCF_GPIO_PODR_PSC3PSC2_PODR_PSC3PSC20 (0x01)
#define MCF_GPIO_PODR_PSC3PSC2_PODR_PSC3PSC21 (0x02)
#define MCF_GPIO_PODR_PSC3PSC2_PODR_PSC3PSC22 (0x04)
#define MCF_GPIO_PODR_PSC3PSC2_PODR_PSC3PSC23 (0x08)
#define MCF_GPIO_PODR_PSC3PSC2_PODR_PSC3PSC24 (0x10)
#define MCF_GPIO_PODR_PSC3PSC2_PODR_PSC3PSC25 (0x20)
#define MCF_GPIO_PODR_PSC3PSC2_PODR_PSC3PSC26 (0x40)
#define MCF_GPIO_PODR_PSC3PSC2_PODR_PSC3PSC27 (0x80)
/* Bit definitions and macros for MCF_GPIO_PODR_PSC1PSC0 */
#define MCF_GPIO_PODR_PSC1PSC0_PODR_PSC1PSC00 (0x01)
#define MCF_GPIO_PODR_PSC1PSC0_PODR_PSC1PSC01 (0x02)
#define MCF_GPIO_PODR_PSC1PSC0_PODR_PSC1PSC02 (0x04)
#define MCF_GPIO_PODR_PSC1PSC0_PODR_PSC1PSC03 (0x08)
#define MCF_GPIO_PODR_PSC1PSC0_PODR_PSC1PSC04 (0x10)
#define MCF_GPIO_PODR_PSC1PSC0_PODR_PSC1PSC05 (0x20)
#define MCF_GPIO_PODR_PSC1PSC0_PODR_PSC1PSC06 (0x40)
#define MCF_GPIO_PODR_PSC1PSC0_PODR_PSC1PSC07 (0x80)
/* Bit definitions and macros for MCF_GPIO_PODR_DSPI */
#define MCF_GPIO_PODR_DSPI_PODR_DSPI0 (0x01)
#define MCF_GPIO_PODR_DSPI_PODR_DSPI1 (0x02)
#define MCF_GPIO_PODR_DSPI_PODR_DSPI2 (0x04)
#define MCF_GPIO_PODR_DSPI_PODR_DSPI3 (0x08)
#define MCF_GPIO_PODR_DSPI_PODR_DSPI4 (0x10)
#define MCF_GPIO_PODR_DSPI_PODR_DSPI5 (0x20)
#define MCF_GPIO_PODR_DSPI_PODR_DSPI6 (0x40)
/* Bit definitions and macros for MCF_GPIO_PDDR_FBCTL */
#define MCF_GPIO_PDDR_FBCTL_PDDR_FBCTL0 (0x01)
#define MCF_GPIO_PDDR_FBCTL_PDDR_FBCTL1 (0x02)
#define MCF_GPIO_PDDR_FBCTL_PDDR_FBCTL2 (0x04)
#define MCF_GPIO_PDDR_FBCTL_PDDR_FBCTL3 (0x08)
#define MCF_GPIO_PDDR_FBCTL_PDDR_FBCTL4 (0x10)
#define MCF_GPIO_PDDR_FBCTL_PDDR_FBCTL5 (0x20)
#define MCF_GPIO_PDDR_FBCTL_PDDR_FBCTL6 (0x40)
#define MCF_GPIO_PDDR_FBCTL_PDDR_FBCTL7 (0x80)
/* Bit definitions and macros for MCF_GPIO_PDDR_FBCS */
#define MCF_GPIO_PDDR_FBCS_PDDR_FBCS1 (0x02)
#define MCF_GPIO_PDDR_FBCS_PDDR_FBCS2 (0x04)
#define MCF_GPIO_PDDR_FBCS_PDDR_FBCS3 (0x08)
#define MCF_GPIO_PDDR_FBCS_PDDR_FBCS4 (0x10)
#define MCF_GPIO_PDDR_FBCS_PDDR_FBCS5 (0x20)
/* Bit definitions and macros for MCF_GPIO_PDDR_DMA */
#define MCF_GPIO_PDDR_DMA_PDDR_DMA0 (0x01)
#define MCF_GPIO_PDDR_DMA_PDDR_DMA1 (0x02)
#define MCF_GPIO_PDDR_DMA_PDDR_DMA2 (0x04)
#define MCF_GPIO_PDDR_DMA_PDDR_DMA3 (0x08)
/* Bit definitions and macros for MCF_GPIO_PDDR_FEC0H */
#define MCF_GPIO_PDDR_FEC0H_PDDR_FEC0H0 (0x01)
#define MCF_GPIO_PDDR_FEC0H_PDDR_FEC0H1 (0x02)
#define MCF_GPIO_PDDR_FEC0H_PDDR_FEC0H2 (0x04)
#define MCF_GPIO_PDDR_FEC0H_PDDR_FEC0H3 (0x08)
#define MCF_GPIO_PDDR_FEC0H_PDDR_FEC0H4 (0x10)
#define MCF_GPIO_PDDR_FEC0H_PDDR_FEC0H5 (0x20)
#define MCF_GPIO_PDDR_FEC0H_PDDR_FEC0H6 (0x40)
#define MCF_GPIO_PDDR_FEC0H_PDDR_FEC0H7 (0x80)
/* Bit definitions and macros for MCF_GPIO_PDDR_FEC0L */
#define MCF_GPIO_PDDR_FEC0L_PDDR_FEC0L0 (0x01)
#define MCF_GPIO_PDDR_FEC0L_PDDR_FEC0L1 (0x02)
#define MCF_GPIO_PDDR_FEC0L_PDDR_FEC0L2 (0x04)
#define MCF_GPIO_PDDR_FEC0L_PDDR_FEC0L3 (0x08)
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -