mcf5208_gpio.h

motorola 针对coldfire 5275 评估板的Dbug bootloader源程序

#define MCF_GPIO_PPDSDR_FECL_PPDSDR_FECL2      (0x04)
#define MCF_GPIO_PPDSDR_FECL_PPDSDR_FECL3      (0x08)
#define MCF_GPIO_PPDSDR_FECL_PPDSDR_FECL4      (0x10)
#define MCF_GPIO_PPDSDR_FECL_PPDSDR_FECL5      (0x20)
#define MCF_GPIO_PPDSDR_FECL_PPDSDR_FECL6      (0x40)
#define MCF_GPIO_PPDSDR_FECL_PPDSDR_FECL7      (0x80)

/* Bit definitions and macros for MCF_GPIO_PCLRR_BUSCTL */
#define MCF_GPIO_PCLRR_BUSCTL_PCLRR_BUSCTL0    (0x01)
#define MCF_GPIO_PCLRR_BUSCTL_PCLRR_BUSCTL1    (0x02)
#define MCF_GPIO_PCLRR_BUSCTL_PCLRR_BUSCTL2    (0x04)
#define MCF_GPIO_PCLRR_BUSCTL_PCLRR_BUSCTL3    (0x08)

/* Bit definitions and macros for MCF_GPIO_PCLRR_BE */
#define MCF_GPIO_PCLRR_BE_PCLRR_BE0            (0x01)
#define MCF_GPIO_PCLRR_BE_PCLRR_BE1            (0x02)
#define MCF_GPIO_PCLRR_BE_PCLRR_BE2            (0x04)
#define MCF_GPIO_PCLRR_BE_PCLRR_BE3            (0x08)

/* Bit definitions and macros for MCF_GPIO_PCLRR_CS */
#define MCF_GPIO_PCLRR_CS_PCLRR_CS1            (0x02)
#define MCF_GPIO_PCLRR_CS_PCLRR_CS2            (0x04)
#define MCF_GPIO_PCLRR_CS_PCLRR_CS3            (0x08)

/* Bit definitions and macros for MCF_GPIO_PCLRR_FECI2C */
#define MCF_GPIO_PCLRR_FECI2C_PCLRR_FECI2C0    (0x01)
#define MCF_GPIO_PCLRR_FECI2C_PCLRR_FECI2C1    (0x02)
#define MCF_GPIO_PCLRR_FECI2C_PCLRR_FECI2C2    (0x04)
#define MCF_GPIO_PCLRR_FECI2C_PCLRR_FECI2C3    (0x08)

/* Bit definitions and macros for MCF_GPIO_PCLRR_QSPI */
#define MCF_GPIO_PCLRR_QSPI_PCLRR_QSPI0        (0x01)
#define MCF_GPIO_PCLRR_QSPI_PCLRR_QSPI1        (0x02)
#define MCF_GPIO_PCLRR_QSPI_PCLRR_QSPI2        (0x04)
#define MCF_GPIO_PCLRR_QSPI_PCLRR_QSPI3        (0x08)

/* Bit definitions and macros for MCF_GPIO_PCLRR_TIMER */
#define MCF_GPIO_PCLRR_TIMER_PCLRR_TIMER0      (0x01)
#define MCF_GPIO_PCLRR_TIMER_PCLRR_TIMER1      (0x02)
#define MCF_GPIO_PCLRR_TIMER_PCLRR_TIMER2      (0x04)
#define MCF_GPIO_PCLRR_TIMER_PCLRR_TIMER3      (0x08)

/* Bit definitions and macros for MCF_GPIO_PCLRR_UART */
#define MCF_GPIO_PCLRR_UART_PCLRR_UART0        (0x01)
#define MCF_GPIO_PCLRR_UART_PCLRR_UART1        (0x02)
#define MCF_GPIO_PCLRR_UART_PCLRR_UART2        (0x04)
#define MCF_GPIO_PCLRR_UART_PCLRR_UART3        (0x08)
#define MCF_GPIO_PCLRR_UART_PCLRR_UART4        (0x10)
#define MCF_GPIO_PCLRR_UART_PCLRR_UART5        (0x20)
#define MCF_GPIO_PCLRR_UART_PCLRR_UART6        (0x40)
#define MCF_GPIO_PCLRR_UART_PCLRR_UART7        (0x80)

/* Bit definitions and macros for MCF_GPIO_PCLRR_FECH */
#define MCF_GPIO_PCLRR_FECH_PCLRR_FECH0        (0x01)
#define MCF_GPIO_PCLRR_FECH_PCLRR_FECH1        (0x02)
#define MCF_GPIO_PCLRR_FECH_PCLRR_FECH2        (0x04)
#define MCF_GPIO_PCLRR_FECH_PCLRR_FECH3        (0x08)
#define MCF_GPIO_PCLRR_FECH_PCLRR_FECH4        (0x10)
#define MCF_GPIO_PCLRR_FECH_PCLRR_FECH5        (0x20)
#define MCF_GPIO_PCLRR_FECH_PCLRR_FECH6        (0x40)
#define MCF_GPIO_PCLRR_FECH_PCLRR_FECH7        (0x80)

/* Bit definitions and macros for MCF_GPIO_PCLRR_FECL */
#define MCF_GPIO_PCLRR_FECL_PCLRR_FECL0        (0x01)
#define MCF_GPIO_PCLRR_FECL_PCLRR_FECL1        (0x02)
#define MCF_GPIO_PCLRR_FECL_PCLRR_FECL2        (0x04)
#define MCF_GPIO_PCLRR_FECL_PCLRR_FECL3        (0x08)
#define MCF_GPIO_PCLRR_FECL_PCLRR_FECL4        (0x10)
#define MCF_GPIO_PCLRR_FECL_PCLRR_FECL5        (0x20)
#define MCF_GPIO_PCLRR_FECL_PCLRR_FECL6        (0x40)
#define MCF_GPIO_PCLRR_FECL_PCLRR_FECL7        (0x80)

/* Bit definitions and macros for MCF_GPIO_PAR_BUSCTL */
#define MCF_GPIO_PAR_BUSCTL_PAR_TS(x)          (((x)&0x03)<<0)
#define MCF_GPIO_PAR_BUSCTL_PAR_RWB            (0x04)
#define MCF_GPIO_PAR_BUSCTL_PAR_TA             (0x08)
#define MCF_GPIO_PAR_BUSCTL_PAR_OE             (0x10)
#define MCF_GPIO_PAR_BUSCTL_PAR_TS_GPIO        (0x00)
#define MCF_GPIO_PAR_BUSCTL_PAR_TS_DACK0       (0x02)
#define MCF_GPIO_PAR_BUSCTL_PAR_TS_TS          (0x03)

/* Bit definitions and macros for MCF_GPIO_PAR_BE */
#define MCF_GPIO_PAR_BE_PAR_BE0                (0x01)
#define MCF_GPIO_PAR_BE_PAR_BE1                (0x02)
#define MCF_GPIO_PAR_BE_PAR_BE2                (0x04)
#define MCF_GPIO_PAR_BE_PAR_BE3                (0x08)

/* Bit definitions and macros for MCF_GPIO_PAR_CS */
#define MCF_GPIO_PAR_CS_PAR_CS1(x)             (((x)&0x03)<<0)
#define MCF_GPIO_PAR_CS_PAR_CS2                (0x04)
#define MCF_GPIO_PAR_CS_PAR_CS3                (0x08)
#define MCF_GPIO_PAR_CS_PAR_CS1_GPIO           (0x00)
#define MCF_GPIO_PAR_CS_PAR_CS1_SDCS1          (0x02)
#define MCF_GPIO_PAR_CS_PAR_CS1_CS1            (0x03)

/* Bit definitions and macros for MCF_GPIO_PAR_FECI2C */
#define MCF_GPIO_PAR_FECI2C_PAR_SDA(x)         (((x)&0x03)<<0)
#define MCF_GPIO_PAR_FECI2C_PAR_SCL(x)         (((x)&0x03)<<2)
#define MCF_GPIO_PAR_FECI2C_PAR_MDIO(x)        (((x)&0x03)<<4)
#define MCF_GPIO_PAR_FECI2C_PAR_MDC(x)         (((x)&0x03)<<6)
#define MCF_GPIO_PAR_FECI2C_PAR_MDC_GPIO       (0x00)
#define MCF_GPIO_PAR_FECI2C_PAR_MDC_UTXD2      (0x40)
#define MCF_GPIO_PAR_FECI2C_PAR_MDC_SCL        (0x80)
#define MCF_GPIO_PAR_FECI2C_PAR_MDC_EMDC       (0xC0)
#define MCF_GPIO_PAR_FECI2C_PAR_MDIO_GPIO      (0x00)
#define MCF_GPIO_PAR_FECI2C_PAR_MDIO_URXD2     (0x10)
#define MCF_GPIO_PAR_FECI2C_PAR_MDIO_SDA       (0x20)
#define MCF_GPIO_PAR_FECI2C_PAR_MDIO_EMDIO     (0x30)
#define MCF_GPIO_PAR_FECI2C_PAR_SCL_GPIO       (0x00)
#define MCF_GPIO_PAR_FECI2C_PAR_SCL_UTXD2      (0x04)
#define MCF_GPIO_PAR_FECI2C_PAR_SCL_SCL        (0x0C)
#define MCF_GPIO_PAR_FECI2C_PAR_SDA_GPIO       (0x00)
#define MCF_GPIO_PAR_FECI2C_PAR_SDA_URXD2      (0x02)
#define MCF_GPIO_PAR_FECI2C_PAR_SDA_SDA        (0x03)

/* Bit definitions and macros for MCF_GPIO_PAR_QSPI */
#define MCF_GPIO_PAR_QSPI_PAR_SCK(x)           (((x)&0x03)<<0)
#define MCF_GPIO_PAR_QSPI_PAR_DOUT(x)          (((x)&0x03)<<2)
#define MCF_GPIO_PAR_QSPI_PAR_DIN(x)           (((x)&0x03)<<4)
#define MCF_GPIO_PAR_QSPI_PAR_PCS2(x)          (((x)&0x03)<<6)
#define MCF_GPIO_PAR_QSPI_PAR_PCS2_GPIO        (0x00)
#define MCF_GPIO_PAR_QSPI_PAR_PCS2_URTS2       (0x40)
#define MCF_GPIO_PAR_QSPI_PAR_PCS2_DACK0       (0x80)
#define MCF_GPIO_PAR_QSPI_PAR_PCS2_PCS2        (0xC0)
#define MCF_GPIO_PAR_QSPI_PAR_DIN_GPIO         (0x00)
#define MCF_GPIO_PAR_QSPI_PAR_DIN_UCTS2        (0x10)
#define MCF_GPIO_PAR_QSPI_PAR_DIN_DREQ0        (0x20)
#define MCF_GPIO_PAR_QSPI_PAR_DIN_DIN          (0x30)
#define MCF_GPIO_PAR_QSPI_PAR_DOUT_GPIO        (0x00)
#define MCF_GPIO_PAR_QSPI_PAR_DOUT_SDA         (0x08)
#define MCF_GPIO_PAR_QSPI_PAR_DOUT_DOUT        (0x0C)
#define MCF_GPIO_PAR_QSPI_PAR_SCK_GPIO         (0x00)
#define MCF_GPIO_PAR_QSPI_PAR_SCK_SCL          (0x02)
#define MCF_GPIO_PAR_QSPI_PAR_SCK_SCK          (0x03)

/* Bit definitions and macros for MCF_GPIO_PAR_TIMER */
#define MCF_GPIO_PAR_TIMER_PAR_TIN0(x)         (((x)&0x03)<<0)
#define MCF_GPIO_PAR_TIMER_PAR_TIN1(x)         (((x)&0x03)<<2)
#define MCF_GPIO_PAR_TIMER_PAR_TIN2(x)         (((x)&0x03)<<4)
#define MCF_GPIO_PAR_TIMER_PAR_TIN3(x)         (((x)&0x03)<<6)
#define MCF_GPIO_PAR_TIMER_PAR_TIN3_GPIO       (0x00)
#define MCF_GPIO_PAR_TIMER_PAR_TIN3_UCTS2      (0x40)
#define MCF_GPIO_PAR_TIMER_PAR_TIN3_TOUT3      (0x80)
#define MCF_GPIO_PAR_TIMER_PAR_TIN3_TIN3       (0xC0)
#define MCF_GPIO_PAR_TIMER_PAR_TIN2_GPIO       (0x00)
#define MCF_GPIO_PAR_TIMER_PAR_TIN2_URTS2      (0x10)
#define MCF_GPIO_PAR_TIMER_PAR_TIN2_TOUT2      (0x20)
#define MCF_GPIO_PAR_TIMER_PAR_TIN2_TIN2       (0x30)
#define MCF_GPIO_PAR_TIMER_PAR_TIN1_GPIO       (0x00)
#define MCF_GPIO_PAR_TIMER_PAR_TIN1_URXD2      (0x04)
#define MCF_GPIO_PAR_TIMER_PAR_TIN1_TOUT1      (0x08)
#define MCF_GPIO_PAR_TIMER_PAR_TIN1_TIN1       (0x0C)
#define MCF_GPIO_PAR_TIMER_PAR_TIN0_GPIO       (0x00)
#define MCF_GPIO_PAR_TIMER_PAR_TIN0_UTXD2      (0x01)
#define MCF_GPIO_PAR_TIMER_PAR_TIN0_TOUT0      (0x02)
#define MCF_GPIO_PAR_TIMER_PAR_TIN0_TIN0       (0x03)

/* Bit definitions and macros for MCF_GPIO_PAR_UART */
#define MCF_GPIO_PAR_UART_PAR_URXD0            (0x0001)
#define MCF_GPIO_PAR_UART_PAR_UTXD0            (0x0002)
#define MCF_GPIO_PAR_UART_PAR_URTS0(x)         (((x)&0x0003)<<2)
#define MCF_GPIO_PAR_UART_PAR_UCTS0(x)         (((x)&0x0003)<<4)
#define MCF_GPIO_PAR_UART_PAR_URXD1            (0x0040)
#define MCF_GPIO_PAR_UART_PAR_UTXD1            (0x0080)
#define MCF_GPIO_PAR_UART_PAR_URTS1(x)         (((x)&0x0003)<<8)
#define MCF_GPIO_PAR_UART_PAR_UCTS1(x)         (((x)&0x0003)<<10)
#define MCF_GPIO_PAR_UART_PAR_UCTS1_GPIO       (0x0000)
#define MCF_GPIO_PAR_UART_PAR_UCTS1_PCS1       (0x0400)
#define MCF_GPIO_PAR_UART_PAR_UCTS1_TIN1       (0x0800)
#define MCF_GPIO_PAR_UART_PAR_UCTS1_UCTS1      (0x0C00)
#define MCF_GPIO_PAR_UART_PAR_URTS1_GPIO       (0x0000)
#define MCF_GPIO_PAR_UART_PAR_URTS1_PCS1       (0x0100)
#define MCF_GPIO_PAR_UART_PAR_URTS1_TOUT1      (0x0200)
#define MCF_GPIO_PAR_UART_PAR_URTS1_URTS1      (0x0300)
#define MCF_GPIO_PAR_UART_PAR_UCTS0_GPIO       (0x0000)
#define MCF_GPIO_PAR_UART_PAR_UCTS0_PCS0       (0x0010)
#define MCF_GPIO_PAR_UART_PAR_UCTS0_TIN0       (0x0020)
#define MCF_GPIO_PAR_UART_PAR_UCTS0_UCTS0      (0x0030)
#define MCF_GPIO_PAR_UART_PAR_URTS0_GPIO       (0x0000)
#define MCF_GPIO_PAR_UART_PAR_URTS0_PCS0       (0x0004)
#define MCF_GPIO_PAR_UART_PAR_URTS0_TOUT0      (0x0008)
#define MCF_GPIO_PAR_UART_PAR_URTS0_URTS0      (0x000C)

/* Bit definitions and macros for MCF_GPIO_PAR_FEC */
#define MCF_GPIO_PAR_FEC_PAR_FEC_MII(x)        (((x)&0x03)<<0)
#define MCF_GPIO_PAR_FEC_PAR_FEC_7W(x)         (((x)&0x03)<<2)
#define MCF_GPIO_PAR_FEC_PAR_FEC_7W_GPIO       (0x00)
#define MCF_GPIO_PAR_FEC_PAR_FEC_7W_URTS1      (0x04)
#define MCF_GPIO_PAR_FEC_PAR_FEC_7W_FEC        (0x0C)
#define MCF_GPIO_PAR_FEC_PAR_FEC_MII_GPIO      (0x00)
#define MCF_GPIO_PAR_FEC_PAR_FEC_MII_UART      (0x01)
#define MCF_GPIO_PAR_FEC_PAR_FEC_MII_FEC       (0x03)

/* Bit definitions and macros for MCF_GPIO_PAR_IRQ */
#define MCF_GPIO_PAR_IRQ_PAR_IRQ4              (0x01)

/* Bit definitions and macros for MCF_GPIO_MSCR_FLEXBUS */
#define MCF_GPIO_MSCR_FLEXBUS_MSCR_ADDRCTL(x)  (((x)&0x03)<<0)
#define MCF_GPIO_MSCR_FLEXBUS_MSCR_DLOWER(x)   (((x)&0x03)<<2)
#define MCF_GPIO_MSCR_FLEXBUS_MSCR_DUPPER(x)   (((x)&0x03)<<4)
#define MCF_GPIO_MSCR_FLEXBUS_MSCR_FBCLK(x)    (((x)&0x03)<<6)
#define MCF_GPIO_MSCR_FLEXBUS_HALF_DRIVE_1_8   (0x00)
#define MCF_GPIO_MSCR_FLEXBUS_OPEN_DRAIN       (0x01)
#define MCF_GPIO_MSCR_FLEXBUS_FULL_DRIVE_1_8   (0x02)
#define MCF_GPIO_MSCR_FLEXBUS_CMOS_OR_2_5      (0x03)

/* Bit definitions and macros for MCF_GPIO_MSCR_SDRAM */
#define MCF_GPIO_MSCR_SDRAM_MSCR_SDRAM(x)      (((x)&0x03)<<0)
#define MCF_GPIO_MSCR_SDRAM_MSCR_SDCLK(x)      (((x)&0x03)<<2)
#define MCF_GPIO_MSCR_SDRAM_MSCR_SDCLKB(x)     (((x)&0x03)<<4)
#define MCF_GPIO_MSCR_SDRAM_HALF_DRIVE_1_8     (0x00)
#define MCF_GPIO_MSCR_SDRAM_OPEN_DRAIN         (0x01)
#define MCF_GPIO_MSCR_SDRAM_FULL_DRIVE_1_8     (0x02)
#define MCF_GPIO_MSCR_SDRAM_CMOS_OR_2_5        (0x03)

/* Bit definitions and macros for MCF_GPIO_DSCR_I2C */
#define MCF_GPIO_DSCR_I2C_I2C_DSE(x)           (((x)&0x03)<<0)
#define MCF_GPIO_DSCR_I2C_DSE_10_pF            (0x00)
#define MCF_GPIO_DSCR_I2C_DSE_20_pF            (0x01)
#define MCF_GPIO_DSCR_I2C_DSE_30_pF            (0x02)
#define MCF_GPIO_DSCR_I2C_DSE_50_pF            (0x03)

/* Bit definitions and macros for MCF_GPIO_DSCR_MISC */
#define MCF_GPIO_DSCR_MISC_TIMER_DSE(x)        (((x)&0x03)<<0)
#define MCF_GPIO_DSCR_MISC_RSTOUT_DSE(x)       (((x)&0x03)<<2)
#define MCF_GPIO_DSCR_MISC_DEBUG_DSE(x)        (((x)&0x03)<<4)
#define MCF_GPIO_DSCR_MISC_DSE_10_pF           (0x00)
#define MCF_GPIO_DSCR_MISC_DSE_20_pF           (0x01)
#define MCF_GPIO_DSCR_MISC_DSE_30_pF           (0x02)
#define MCF_GPIO_DSCR_MISC_DSE_50_pF           (0x03)

/* Bit definitions and macros for MCF_GPIO_DSCR_FEC */
#define MCF_GPIO_DSCR_FEC_FEC_DSE(x)           (((x)&0x03)<<0)
#define MCF_GPIO_DSCR_FEC_DSE_10_pF            (0x00)
#define MCF_GPIO_DSCR_FEC_DSE_20_pF            (0x01)
#define MCF_GPIO_DSCR_FEC_DSE_30_pF            (0x02)
#define MCF_GPIO_DSCR_FEC_DSE_50_pF            (0x03)

/* Bit definitions and macros for MCF_GPIO_DSCR_UART */
#define MCF_GPIO_DSCR_UART_IRQ_DSE(x)          (((x)&0x03)<<0)
#define MCF_GPIO_DSCR_UART_UART0_DSE(x)        (((x)&0x03)<<2)
#define MCF_GPIO_DSCR_UART_UART1_DSE(x)        (((x)&0x03)<<4)
#define MCF_GPIO_DSCR_UART_DSE_10_pF           (0x00)
#define MCF_GPIO_DSCR_UART_DSE_20_pF           (0x01)
#define MCF_GPIO_DSCR_UART_DSE_30_pF           (0x02)
#define MCF_GPIO_DSCR_UART_DSE_50_pF           (0x03)

/* Bit definitions and macros for MCF_GPIO_DSCR_QSPI */
#define MCF_GPIO_DSCR_QSPI_QSPI_DSE(x)         (((x)&0x03)<<0)
#define MCF_GPIO_DSCR_QSPI_DSE_10_pF           (0x00)
#define MCF_GPIO_DSCR_QSPI_DSE_20_pF           (0x01)
#define MCF_GPIO_DSCR_QSPI_DSE_30_pF           (0x02)
#define MCF_GPIO_DSCR_QSPI_DSE_50_pF           (0x03)

/********************************************************************/

#endif /* __MCF5208_GPIO_H__ */