mcf5282.h

motorola 针对coldfire 5275 评估板的Dbug bootloader源程序

#define MCF5282_UART_UISR_DB                (0x04)
#define MCF5282_UART_UISR_RXRDY             (0x02)
#define MCF5282_UART_UISR_TXRDY             (0x01)

#define MCF5282_UART_UIMR_COS               (0x80)
#define MCF5282_UART_UIMR_DB                (0x04)
#define MCF5282_UART_UIMR_FFULL             (0x02)
#define MCF5282_UART_UIMR_TXRDY             (0x01)

#define MCF5282_UART_UIP_CTS                (0x01)

#define MCF5282_UART_UOP_RTS                (0x01)

/*********************************************************************
*
* Inter-IC (I2C) Module
*
*********************************************************************/

/* Read/Write access macros for general use */
#define MCF5282_I2C_I2ADR       (*(vuint8  *)(void *)(&__IPSBAR[0x0300]))
#define MCF5282_I2C_I2FDR       (*(vuint8  *)(void *)(&__IPSBAR[0x0304]))
#define MCF5282_I2C_I2CR        (*(vuint8  *)(void *)(&__IPSBAR[0x0308]))
#define MCF5282_I2C_I2SR        (*(vuint8  *)(void *)(&__IPSBAR[0x030C]))
#define MCF5282_I2C_I2DR        (*(vuint8  *)(void *)(&__IPSBAR[0x0310]))

/* Bit level definitions and macros */
#define MCF5282_I2C_I2ADR_ADDR(x)           (((x)&0x7F)<<0x01)

#define MCF5282_I2C_I2FDR_IC(x)             (((x)&0x3F))

#define MCF5282_I2C_I2CR_IEN                (0x80)
#define MCF5282_I2C_I2CR_IIEN               (0x40)
#define MCF5282_I2C_I2CR_MSTA               (0x20)
#define MCF5282_I2C_I2CR_MTX                (0x10)
#define MCF5282_I2C_I2CR_TXAK               (0x08)
#define MCF5282_I2C_I2CR_RSTA               (0x04)

#define MCF5282_I2C_I2SR_ICF                (0x80)
#define MCF5282_I2C_I2SR_IAAS               (0x40)
#define MCF5282_I2C_I2SR_IBB                (0x20)
#define MCF5282_I2C_I2SR_IAL                (0x10)
#define MCF5282_I2C_I2SR_SRW                (0x04)
#define MCF5282_I2C_I2SR_IIF                (0x02)
#define MCF5282_I2C_I2SR_RXAK               (0x01)

/*********************************************************************
*
* Queued Serial Peripheral Interface (QSPI) Module
*
*********************************************************************/

/* Read/Write access macros for general use */
#define MCF5282_QSPI_QMR        (*(vuint16 *)(void *)(&__IPSBAR[0x0340]))
#define MCF5282_QSPI_QDLYR      (*(vuint16 *)(void *)(&__IPSBAR[0x0344]))
#define MCF5282_QSPI_QWR        (*(vuint16 *)(void *)(&__IPSBAR[0x0348]))
#define MCF5282_QSPI_QIR        (*(vuint16 *)(void *)(&__IPSBAR[0x034C]))
#define MCF5282_QSPI_QAR        (*(vuint16 *)(void *)(&__IPSBAR[0x0350]))
#define MCF5282_QSPI_QDR        (*(vuint16 *)(void *)(&__IPSBAR[0x0354]))
#define MCF5282_QSPI_QCR        (*(vuint16 *)(void *)(&__IPSBAR[0x0354]))

/* Bit level definitions and macros */
#define MCF5282_QSPI_QMR_MSTR               (0x8000)
#define MCF5282_QSPI_QMR_DOHIE              (0x4000)
#define MCF5282_QSPI_QMR_BITS_16            (0x0000)
#define MCF5282_QSPI_QMR_BITS_8             (0x2000)
#define MCF5282_QSPI_QMR_BITS_9             (0x2400)
#define MCF5282_QSPI_QMR_BITS_10            (0x2800)
#define MCF5282_QSPI_QMR_BITS_11            (0x2C00)
#define MCF5282_QSPI_QMR_BITS_12            (0x3000)
#define MCF5282_QSPI_QMR_BITS_13            (0x3400)
#define MCF5282_QSPI_QMR_BITS_14            (0x3800)
#define MCF5282_QSPI_QMR_BITS_15            (0x3C00)
#define MCF5282_QSPI_QMR_CPOL               (0x0200)
#define MCF5282_QSPI_QMR_CPHA               (0x0100)
#define MCF5282_QSPI_QMR_BAUD(x)            (((x)&0x00FF))
                                            
#define MCF5282_QSPI_QDLYR_SPE              (0x80)
#define MCF5282_QSPI_QDLYR_QCD(x)           (((x)&0x007F)<<8)
#define MCF5282_QSPI_QDLYR_DTL(x)           (((x)&0x00FF))      

#define MCF5282_QSPI_QWR_HALT               (0x8000)        
#define MCF5282_QSPI_QWR_WREN               (0x4000)
#define MCF5282_QSPI_QWR_WRTO               (0x2000)
#define MCF5282_QSPI_QWR_CSIV               (0x1000)
#define MCF5282_QSPI_QWR_ENDQP(x)           (((x)&0x000F)<<8)
#define MCF5282_QSPI_QWR_CPTQP(x)           (((x)&0x000F)<<4)
#define MCF5282_QSPI_QWR_NEWQP(x)           (((x)&0x000F))
        
#define MCF5282_QSPI_QIR_WCEFB              (0x8000)
#define MCF5282_QSPI_QIR_ABRTB              (0x4000)
#define MCF5282_QSPI_QIR_ABRTL              (0x1000)
#define MCF5282_QSPI_QIR_WCEFE              (0x0800)
#define MCF5282_QSPI_QIR_ABRTE              (0x0400)
#define MCF5282_QSPI_QIR_SPIFE              (0x0100)
#define MCF5282_QSPI_QIR_WCEF               (0x0008)
#define MCF5282_QSPI_QIR_ABRT               (0x0004)
#define MCF5282_QSPI_QIR_SPIF               (0x0001)

#define MCF5282_QSPI_QAR_ADDR(x)            (((x)&0x003F))

#define MCF5282_QSPI_QDR_COMMAND(x)         (((x)&0xFF00))

#define MCF5282_QSPI_QCR_DATA(x)            (((x)&0x00FF)<<8)
#define MCF5282_QSPI_QCR_CONT               (0x8000)
#define MCF5282_QSPI_QCR_BITSE              (0x4000)
#define MCF5282_QSPI_QCR_DT                 (0x2000)
#define MCF5282_QSPI_QCR_DSCK               (0x1000)
#define MCF5282_QSPI_QCR_CS                 (((x)&0x000F)<<8)

/*********************************************************************
*
* DMA Timer Module
*
*********************************************************************/

/* Read/Write access macros for general use */
#define MCF5282_TIMER0_DTMR     (*(vuint16 *)(void *)(&__IPSBAR[0x0400]))
#define MCF5282_TIMER0_DTXMR    (*(vuint8  *)(void *)(&__IPSBAR[0x0402])) 
#define MCF5282_TIMER0_DTER     (*(vuint8  *)(void *)(&__IPSBAR[0x0403]))
#define MCF5282_TIMER0_DTRR     (*(vuint32 *)(void *)(&__IPSBAR[0x0404]))
#define MCF5282_TIMER0_DTCR     (*(vuint32 *)(void *)(&__IPSBAR[0x0408]))
#define MCF5282_TIMER0_DTCN     (*(vuint32 *)(void *)(&__IPSBAR[0x040C]))

#define MCF5282_TIMER1_DTMR     (*(vuint16 *)(void *)(&__IPSBAR[0x0440]))
#define MCF5282_TIMER1_DTXMR    (*(vuint8  *)(void *)(&__IPSBAR[0x0442])) 
#define MCF5282_TIMER1_DTER     (*(vuint8  *)(void *)(&__IPSBAR[0x0443]))
#define MCF5282_TIMER1_DTRR     (*(vuint32 *)(void *)(&__IPSBAR[0x0444]))
#define MCF5282_TIMER1_DTCR     (*(vuint32 *)(void *)(&__IPSBAR[0x0448]))
#define MCF5282_TIMER1_DTCN     (*(vuint32 *)(void *)(&__IPSBAR[0x044C]))

#define MCF5282_TIMER2_DTMR     (*(vuint16 *)(void *)(&__IPSBAR[0x0480]))
#define MCF5282_TIMER2_DTXMR    (*(vuint8  *)(void *)(&__IPSBAR[0x0482])) 
#define MCF5282_TIMER2_DTER     (*(vuint8  *)(void *)(&__IPSBAR[0x0483]))
#define MCF5282_TIMER2_DTRR     (*(vuint32 *)(void *)(&__IPSBAR[0x0484]))
#define MCF5282_TIMER2_DTCR     (*(vuint32 *)(void *)(&__IPSBAR[0x0488]))
#define MCF5282_TIMER2_DTCN     (*(vuint32 *)(void *)(&__IPSBAR[0x048C]))

#define MCF5282_TIMER3_DTMR     (*(vuint16 *)(void *)(&__IPSBAR[0x04C0]))
#define MCF5282_TIMER3_DTXMR    (*(vuint8  *)(void *)(&__IPSBAR[0x04C2])) 
#define MCF5282_TIMER3_DTER     (*(vuint8  *)(void *)(&__IPSBAR[0x04C3]))
#define MCF5282_TIMER3_DTRR     (*(vuint32 *)(void *)(&__IPSBAR[0x04C4]))
#define MCF5282_TIMER3_DTCR     (*(vuint32 *)(void *)(&__IPSBAR[0x04C8]))
#define MCF5282_TIMER3_DTCN     (*(vuint32 *)(void *)(&__IPSBAR[0x04CC]))

#define MCF5282_TIMER_DTMR(x)   (*(vuint16 *)(void *)(&__IPSBAR[0x0400+(x*0x40)]))
#define MCF5282_TIMER_DTXMR(x)  (*(vuint8  *)(void *)(&__IPSBAR[0x0402+(x*0x40)])) 
#define MCF5282_TIMER_DTER(x)   (*(vuint8  *)(void *)(&__IPSBAR[0x0403+(x*0x40)]))
#define MCF5282_TIMER_DTRR(x)   (*(vuint32 *)(void *)(&__IPSBAR[0x0404+(x*0x40)]))
#define MCF5282_TIMER_DTCR(x)   (*(vuint32 *)(void *)(&__IPSBAR[0x0408+(x*0x40)]))
#define MCF5282_TIMER_DTCN(x)   (*(vuint32 *)(void *)(&__IPSBAR[0x040C+(x*0x40)]))

/* Bit level definitions and macros */
#define MCF5282_TIMER_DTMR_PS(a)            (((a)&0x00FF)<<8)
#define MCF5282_TIMER_DTMR_CE_ANY           (0x00C0)
#define MCF5282_TIMER_DTMR_CE_FALL          (0x0080)
#define MCF5282_TIMER_DTMR_CE_RISE          (0x0040)
#define MCF5282_TIMER_DTMR_CE_NONE          (0x0000)
#define MCF5282_TIMER_DTMR_OM               (0x0020)
#define MCF5282_TIMER_DTMR_ORRI             (0x0010)
#define MCF5282_TIMER_DTMR_FRR              (0x0008)
#define MCF5282_TIMER_DTMR_CLK_DTIN         (0x0006)
#define MCF5282_TIMER_DTMR_CLK_DIV16        (0x0004)
#define MCF5282_TIMER_DTMR_CLK_DIV1         (0x0002)
#define MCF5282_TIMER_DTMR_CLK_STOP         (0x0000)
#define MCF5282_TIMER_DTMR_RST              (0x0001)

#define MCF5282_TIMER_DTXMR_DMAEN           (0x80)
#define MCF5282_TIMER_DTXMR_MODE16          (0x01)

#define MCF5282_TIMER_DTER_REF              (0x02)
#define MCF5282_TIMER_DTER_CAP              (0x01)

/*********************************************************************
*
* Interrupt Controller (INTC) Module
*
*********************************************************************/

/* Read/Write access macros for general use */
#define MCF5282_INTC0_IPRH      (*(vuint32 *)(void *)(&__IPSBAR[0x0C00]))
#define MCF5282_INTC0_IPRL      (*(vuint32 *)(void *)(&__IPSBAR[0x0C04]))
#define MCF5282_INTC0_IMRH      (*(vuint32 *)(void *)(&__IPSBAR[0x0C08]))
#define MCF5282_INTC0_IMRL      (*(vuint32 *)(void *)(&__IPSBAR[0x0C0C]))
#define MCF5282_INTC0_INTFRCH   (*(vuint32 *)(void *)(&__IPSBAR[0x0C10]))
#define MCF5282_INTC0_INTFRCL   (*(vuint32 *)(void *)(&__IPSBAR[0x0C14]))
#define MCF5282_INTC0_IRLR      (*(vuint8  *)(void *)(&__IPSBAR[0x0C18]))
#define MCF5282_INTC0_IACKLPR   (*(vuint8  *)(void *)(&__IPSBAR[0x0C19]))
#define MCF5282_INTC0_ICR1      (*(vuint8  *)(void *)(&__IPSBAR[0x0C41]))
#define MCF5282_INTC0_ICR2      (*(vuint8  *)(void *)(&__IPSBAR[0x0C42]))
#define MCF5282_INTC0_ICR3      (*(vuint8  *)(void *)(&__IPSBAR[0x0C43]))
#define MCF5282_INTC0_ICR4      (*(vuint8  *)(void *)(&__IPSBAR[0x0C44]))
#define MCF5282_INTC0_ICR5      (*(vuint8  *)(void *)(&__IPSBAR[0x0C45]))
#define MCF5282_INTC0_ICR6      (*(vuint8  *)(void *)(&__IPSBAR[0x0C46]))
#define MCF5282_INTC0_ICR7      (*(vuint8  *)(void *)(&__IPSBAR[0x0C47]))
#define MCF5282_INTC0_ICR8      (*(vuint8  *)(void *)(&__IPSBAR[0x0C48]))
#define MCF5282_INTC0_ICR9      (*(vuint8  *)(void *)(&__IPSBAR[0x0C49]))
#define MCF5282_INTC0_ICR10     (*(vuint8  *)(void *)(&__IPSBAR[0x0C4A]))
#define MCF5282_INTC0_ICR11     (*(vuint8  *)(void *)(&__IPSBAR[0x0C4B]))
#define MCF5282_INTC0_ICR12     (*(vuint8  *)(void *)(&__IPSBAR[0x0C4C]))
#define MCF5282_INTC0_ICR13     (*(vuint8  *)(void *)(&__IPSBAR[0x0C4D]))
#define MCF5282_INTC0_ICR14     (*(vuint8  *)(void *)(&__IPSBAR[0x0C4E]))
#define MCF5282_INTC0_ICR15     (*(vuint8  *)(void *)(&__IPSBAR[0x0C4F]))
#define MCF5282_INTC0_ICR17     (*(vuint8  *)(void *)(&__IPSBAR[0x0C51]))
#define MCF5282_INTC0_ICR18     (*(vuint8  *)(void *)(&__IPSBAR[0x0C52]))
#define MCF5282_INTC0_ICR19     (*(vuint8  *)(void *)(&__IPSBAR[0x0C53]))
#define MCF5282_INTC0_ICR20     (*(vuint8  *)(void *)(&__IPSBAR[0x0C54]))
#define MCF5282_INTC0_ICR21     (*(vuint8  *)(void *)(&__IPSBAR[0x0C55]))
#define MCF5282_INTC0_ICR22     (*(vuint8  *)(void *)(&__IPSBAR[0x0C56]))
#define MCF5282_INTC0_ICR23     (*(vuint8  *)(void *)(&__IPSBAR[0x0C57]))
#define MCF5282_INTC0_ICR24     (*(vuint8  *)(void *)(&__IPSBAR[0x0C58]))
#define MCF5282_INTC0_ICR25     (*(vuint8  *)(void *)(&__IPSBAR[0x0C59]))
#define MCF5282_INTC0_ICR26     (*(vuint8  *)(void *)(&__IPSBAR[0x0C5A]))
#define MCF5282_INTC0_ICR27     (*(vuint8  *)(void *)(&__IPSBAR[0x0C5B]))
#define MCF5282_INTC0_ICR28     (*(vuint8  *)(void *)(&__IPSBAR[0x0C5C]))
#define MCF5282_INTC0_ICR29     (*(vuint8  *)(void *)(&__IPSBAR[0x0C5D]))
#define MCF5282_INTC0_ICR30     (*(vuint8  *)(void *)(&__IPSBAR[0x0C5E]))
#define MCF5282_INTC0_ICR31     (*(vuint8  *)(void *)(&__IPSBAR[0x0C5F]))
#define MCF5282_INTC0_ICR32     (*(vuint8  *)(void *)(&__IPSBAR[0x0C60]))
#define MCF5282_INTC0_ICR33     (*(vuint8  *)(void *)(&__IPSBAR[0x0C61]))
#define MCF5282_INTC0_ICR34     (*(vuint8  *)(void *)(&__IPSBAR[0x0C62]))
#define MCF5282_INTC0_ICR35     (*(vuint8  *)(void *)(&__IPSBAR[0x0C63]))
#define MCF5282_INTC0_ICR36     (*(vuint8  *)(void *)(&__IPSBAR[0x0C64]))
#define MCF5282_INTC0_ICR37     (*(vuint8  *)(void *)(&__IPSBAR[0x0C65]))
#define MCF5282_INTC0_ICR38     (*(vuint8  *)(void *)(&__IPSBAR[0x0C66]))
#define MCF5282_INTC0_ICR39     (*(vuint8  *)(void *)(&__IPSBAR[0x0C67]))
#define MCF5282_INTC0_ICR40     (*(vuint8  *)(void *)(&__IPSBAR[0x0C68]))
#define MCF5282_INTC0_ICR41     (*(vuint8  *)(void *)(&__IPSBAR[0x0C69]))
#define MCF5282_INTC0_ICR42     (*(vuint8  *)(void *)(&__IPSBAR[0x0C6A]))
#define MCF5282_INTC0_ICR43     (*(vuint8  *)(void *)(&__IPSBAR[0x0C6B]))
#define MCF5282_INTC0_ICR44     (*(vuint8  *)(void *)(&__IPSBAR[0x0C6C]))
#define MCF5282_INTC0_ICR45     (*(vuint8  *)(void *)(&__IPSBAR[0x0C6D]))
#define MCF5282_INTC0_ICR46     (*(vuint8  *)(void *)(&__IPSBAR[0x0C6E]))