seg7_1.fit.summary

来自「用VHTL描述7段数码管器」· SUMMARY 代码 · 共 10 行

SUMMARY
10 行
字号 
Flow Status : Successful - Wed May 17 16:07:42 2006
Quartus II Version : 4.1 Build 181 06/29/2004 SJ Full Version
Revision Name : seg7_1
Top-level Entity Name : seg7_1
Family : MAX7000S
Device : EPM7128SLC84-15
Timing Models : Production
Total macrocells : 17 / 128 ( 13 % )
Total pins : 23 / 68 ( 33 % )

seg7_1.fit.summary - 源码说明

本页面展示了「用VHTL描述7段数码管器」中的 seg7_1.fit.summary 源码文件，采用 SUMMARY 编程语言编写，共 10 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫开发者社区收录了大量与VHDL相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

⌨️ 快捷键说明

复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?