新建 文本文档 (8).txt

cpld语言编制的16位ad转换器ads850的驱动

rOOdu卜
Ads850(CP，Enable产doE产dMemRst产dBus%A
dData产dok，RdAdData，PeContri，ExtContrlo，Ext
Contrll，test);
outPut[3:0]test:撤组试端口
//-一端口定义
InPutCP，Enable，PeContrl，公tContrlo，
瓦tContrll;//CP一SM，复位，
PC直接控制，外部控制
InPut[13:0]AdData刃ADS850数据
inPutAdBusy粼/ADS850忙信号
outPutAdOE，AdMemRst:
刀ADS850时钟，允许信号，Ram清除
regAdOE沐dMemRst;
outPutAdok;//AD转换结束
regAdok;
output【13:0]RdAdData刃AD转换结果
reg113:0」RdAdData:
reg[3:0】Adstyle:
//一内部数据定义
//-一转换允许控制
assignAdEnable==
l/--
assigntest==Adstyle:
always@(POsedgeCPo
if(!Enable)begin
AdOE<=1;AdMemRst<二l;A
<二0;
Adstyle<二0;
end
elsebegin
case(Adstyle)
0:begin//检测开
AdOE<二0;Ad
Adstyle<=1;
elld
i:begin//等待AD
if(!AdBusy)
Adstyle<=
74
附录
end
2:beginl/接收数据
Adok<二1;
Adstyle<二3;
end
3:begin
R己AdData<二AdData;
Adstyle<二4;
end
e
end
4:begin//停止检
Ad0E<=1;Ad
end
ndCase
elldmodule
/l二DA控制assignClk==CPCount[3
moduleDaeg(X)(CP王nable，Data，Clk，DaeData);
InPutCP，Enable:
协put[9:0]Data;胆C写入数据
。utPutC玫;但ac操作时钟
outPut[9:0]DacData:
reg[9:0]DacData:
regl3:0lCP(为unt;
//-一
习ways@(POsedgeCPornegedgeEnable)
if(!Enable)
CPCount<=0:
else
CP0unt<=CPCount+1:
习ways@印osedgeCPo
if(!Enable)begin
DaeData<二0;
end
elsebegin
if(Clk)
DaeData<二Data
el狐
DaeData<=0;
end
endmodule