liushui.fit.rpt

通过VERILOG HDL语言使用CPLD连接PS2键盘.

; Enable device-wide reset (DEV_CLRn)          ; Off                                     ;
; Enable device-wide output enable (DEV_OE)    ; Off                                     ;
; Enable INIT_DONE output                      ; Off                                     ;
; Configuration scheme                         ; Passive Serial                          ;
; Reserve all unused pins                      ; As output driving an unspecified signal ;
; Security bit                                 ; Off                                     ;
; Base pin-out file on sameframe device        ; Off                                     ;
+----------------------------------------------+-----------------------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in C:/altera/quartus50/led_run/liushui.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/quartus50/led_run/liushui.pin.


+-----------------------------------------------------------------+
; Fitter Resource Usage Summary                                   ;
+-------------------------------+---------------------------------+
; Resource                      ; Usage                           ;
+-------------------------------+---------------------------------+
; Logic cells                   ; 35 / 128 ( 27 % )               ;
; Registers                     ; 27 / 128 ( 21 % )               ;
; Number of pterms used         ; 61                              ;
; User inserted logic elements  ; 0                               ;
; I/O pins                      ; 14 / 80 ( 17 % )                ;
;     -- Clock pins             ; 1 / 2 ( 50 % )                  ;
;     -- Dedicated input pins   ; 0 / 2 ( 0 % )                   ;
; Global signals                ; 1                               ;
; Shareable expanders           ; 0 / 128 ( 0 % )                 ;
; Parallel expanders            ; 0 / 120 ( 0 % )                 ;
; Cells using turbo bit         ; 35 / 128 ( 27 % )               ;
; Maximum fan-out node          ; lpm_counter:count_rtl_0|dffs[0] ;
; Maximum fan-out               ; 27                              ;
; Total fan-out                 ; 464                             ;
; Average fan-out               ; 9.47                            ;
+-------------------------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                 ;
+-------+-------+----------+-----+-----------------------+--------------------+--------+--------------+----------------------+
; Name  ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; I/O Standard ; Location assigned by ;
+-------+-------+----------+-----+-----------------------+--------------------+--------+--------------+----------------------+
; clk   ; 87    ; --       ; --  ; 27                    ; 0                  ; yes    ; LVTTL        ; User                 ;
; reset ; 37    ; --       ; 4   ; 27                    ; 0                  ; no     ; LVTTL        ; User                 ;
+-------+-------+----------+-----+-----------------------+--------------------+--------+--------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                         ;
+--------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+
; Name   ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load        ;
+--------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+
; led[0] ; 22    ; --       ; 3   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; led[1] ; 23    ; --       ; 3   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; led[2] ; 24    ; --       ; 3   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; led[3] ; 25    ; --       ; 3   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; led[4] ; 27    ; --       ; 4   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; led[5] ; 28    ; --       ; 4   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; led[6] ; 29    ; --       ; 4   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; led[7] ; 30    ; --       ; 4   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
+--------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 12         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 2        ; 13         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 3        ; 14         ; --       ; VCCIO          ; power  ;              ; 3.3V    ;                 ;
; 4        ; 15         ; --       ; +TDI           ; input  ; LVTTL        ;         ; N               ;
; 5        ; 16         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 6        ; 17         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 7        ; 18         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 8        ; 19         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 9        ; 20         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 10       ; 21         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 11       ; 22         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 12       ; 23         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 13       ; 24         ; --       ; RESERVED       ;        ;              ;         ;                 ;