adc.fit.rpt

通过VERILOG HDL语言使用CPLD连接PS2键盘.

; Fitter Equations ;
+------------------+
The equations can be found in C:/altera/quartus50/ADC0804/adc.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/quartus50/ADC0804/adc.pin.


+---------------------------------------------------+
; Fitter Resource Usage Summary                     ;
+-------------------------------+-------------------+
; Resource                      ; Usage             ;
+-------------------------------+-------------------+
; Logic cells                   ; 88 / 128 ( 68 % ) ;
; Registers                     ; 41 / 128 ( 32 % ) ;
; Number of pterms used         ; 268               ;
; User inserted logic elements  ; 0                 ;
; I/O pins                      ; 28 / 80 ( 35 % )  ;
;     -- Clock pins             ; 1 / 2 ( 50 % )    ;
;     -- Dedicated input pins   ; 0 / 2 ( 0 % )     ;
; Global signals                ; 1                 ;
; Shareable expanders           ; 18 / 128 ( 14 % ) ;
; Parallel expanders            ; 14 / 120 ( 11 % ) ;
; Cells using turbo bit         ; 88 / 128 ( 68 % ) ;
; Maximum fan-out node          ; clk               ;
; Maximum fan-out               ; 41                ;
; Total fan-out                 ; 742               ;
; Average fan-out               ; 5.54              ;
+-------------------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                     ;
+-----------+-------+----------+-----+-----------------------+--------------------+--------+--------------+----------------------+
; Name      ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; I/O Standard ; Location assigned by ;
+-----------+-------+----------+-----+-----------------------+--------------------+--------+--------------+----------------------+
; biaozhi   ; 44    ; --       ; 5   ; 2                     ; 0                  ; no     ; LVTTL        ; User                 ;
; clk       ; 87    ; --       ; --  ; 41                    ; 0                  ; yes    ; LVTTL        ; User                 ;
; shuchu[0] ; 45    ; --       ; 5   ; 1                     ; 0                  ; no     ; LVTTL        ; User                 ;
; shuchu[1] ; 46    ; --       ; 5   ; 1                     ; 0                  ; no     ; LVTTL        ; User                 ;
; shuchu[2] ; 47    ; --       ; 5   ; 1                     ; 0                  ; no     ; LVTTL        ; User                 ;
; shuchu[3] ; 48    ; --       ; 5   ; 1                     ; 0                  ; no     ; LVTTL        ; User                 ;
; shuchu[4] ; 49    ; --       ; 5   ; 1                     ; 0                  ; no     ; LVTTL        ; User                 ;
; shuchu[5] ; 50    ; --       ; 5   ; 1                     ; 0                  ; no     ; LVTTL        ; User                 ;
; shuchu[6] ; 52    ; --       ; 6   ; 1                     ; 0                  ; no     ; LVTTL        ; User                 ;
; shuchu[7] ; 54    ; --       ; 6   ; 1                     ; 0                  ; no     ; LVTTL        ; User                 ;
+-----------+-------+----------+-----+-----------------------+--------------------+--------+--------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                             ;
+------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+
; Name       ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load        ;
+------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+
; cs         ; 40    ; --       ; 5   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; lddat[0]   ; 83    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; lddat[1]   ; 84    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; lddat[2]   ; 85    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; lddat[3]   ; 92    ; --       ; 1   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; lddat[4]   ; 93    ; --       ; 1   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; lddat[5]   ; 94    ; --       ; 1   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; lddat[6]   ; 96    ; --       ; 1   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; lddat[7]   ; 97    ; --       ; 1   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; rd         ; 41    ; --       ; 5   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; weixuan[0] ; 75    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; weixuan[1] ; 76    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; weixuan[2] ; 77    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; wr         ; 42    ; --       ; 5   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
+------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 12         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 2        ; 13         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 3        ; 14         ; --       ; VCCIO          ; power  ;              ; 3.3V    ;                 ;
; 4        ; 15         ; --       ; +TDI           ; input  ; LVTTL        ;         ; N               ;
; 5        ; 16         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 6        ; 17         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 7        ; 18         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 8        ; 19         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 9        ; 20         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 10       ; 21         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 11       ; 22         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 12       ; 23         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 13       ; 24         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 14       ; 25         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 15       ; 26         ; --       ; +TMS           ; input  ; LVTTL        ;         ; N               ;
; 16       ; 27         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 17       ; 28         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 18       ; 29         ; --       ; VCCIO          ; power  ;              ; 3.3V    ;                 ;
; 19       ; 30         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 20       ; 31         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 21       ; 32         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 22       ; 33         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 23       ; 34         ; --       ; RESERVED       ;        ;              ;         ;                 ;