jianpan1.fit.rpt

通过VERILOG HDL语言使用CPLD连接PS2键盘.

+----------------------------------------------+-----------------------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in C:/altera/quartus50/keyarray/jianpan1.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/quartus50/keyarray/jianpan1.pin.


+---------------------------------------------------+
; Fitter Resource Usage Summary                     ;
+-------------------------------+-------------------+
; Resource                      ; Usage             ;
+-------------------------------+-------------------+
; Logic cells                   ; 70 / 128 ( 54 % ) ;
; Registers                     ; 25 / 128 ( 19 % ) ;
; Number of pterms used         ; 137               ;
; User inserted logic elements  ; 0                 ;
; I/O pins                      ; 27 / 80 ( 33 % )  ;
;     -- Clock pins             ; 1 / 2 ( 50 % )    ;
;     -- Dedicated input pins   ; 0 / 2 ( 0 % )     ;
; Global signals                ; 1                 ;
; Shareable expanders           ; 0 / 128 ( 0 % )   ;
; Parallel expanders            ; 3 / 120 ( 2 % )   ;
; Cells using turbo bit         ; 70 / 128 ( 54 % ) ;
; Maximum fan-out node          ; clk               ;
; Maximum fan-out               ; 25                ;
; Total fan-out                 ; 568               ;
; Average fan-out               ; 5.86              ;
+-------------------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                ;
+------+-------+----------+-----+-----------------------+--------------------+--------+--------------+----------------------+
; Name ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; I/O Standard ; Location assigned by ;
+------+-------+----------+-----+-----------------------+--------------------+--------+--------------+----------------------+
; a[0] ; 58    ; --       ; 6   ; 14                    ; 0                  ; no     ; LVTTL        ; User                 ;
; a[1] ; 57    ; --       ; 6   ; 14                    ; 0                  ; no     ; LVTTL        ; User                 ;
; a[2] ; 56    ; --       ; 6   ; 14                    ; 0                  ; no     ; LVTTL        ; User                 ;
; a[3] ; 55    ; --       ; 6   ; 14                    ; 0                  ; no     ; LVTTL        ; User                 ;
; clk  ; 87    ; --       ; --  ; 25                    ; 0                  ; yes    ; LVTTL        ; User                 ;
+------+-------+----------+-----+-----------------------+--------------------+--------+--------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                           ;
+----------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+
; Name     ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load        ;
+----------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+
; b[0]     ; 60    ; --       ; 6   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; b[1]     ; 61    ; --       ; 6   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; b[2]     ; 63    ; --       ; 7   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; b[3]     ; 64    ; --       ; 7   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; lddat[0] ; 83    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; lddat[1] ; 84    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; lddat[2] ; 85    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; lddat[3] ; 92    ; --       ; 1   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; lddat[4] ; 93    ; --       ; 1   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; lddat[5] ; 94    ; --       ; 1   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; lddat[6] ; 96    ; --       ; 1   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; lddat[7] ; 97    ; --       ; 1   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; wei[0]   ; 75    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; wei[1]   ; 76    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; wei[2]   ; 77    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; wei[3]   ; 79    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; wei[4]   ; 80    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; wei[5]   ; 81    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
+----------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 12         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 2        ; 13         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 3        ; 14         ; --       ; VCCIO          ; power  ;              ; 3.3V    ;                 ;
; 4        ; 15         ; --       ; +TDI           ; input  ; LVTTL        ;         ; N               ;
; 5        ; 16         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 6        ; 17         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 7        ; 18         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 8        ; 19         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 9        ; 20         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 10       ; 21         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 11       ; 22         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 12       ; 23         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 13       ; 24         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 14       ; 25         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 15       ; 26         ; --       ; +TMS           ; input  ; LVTTL        ;         ; N               ;