jishu2.hier_info

通过VERILOG HDL语言使用CPLD连接PS2键盘.

|jishu2
duan[0] <= duanreg[0].DB_MAX_OUTPUT_PORT_TYPE
duan[1] <= duanreg[1].DB_MAX_OUTPUT_PORT_TYPE
duan[2] <= duanreg[2].DB_MAX_OUTPUT_PORT_TYPE
duan[3] <= duanreg[3].DB_MAX_OUTPUT_PORT_TYPE
duan[4] <= duanreg[4].DB_MAX_OUTPUT_PORT_TYPE
duan[5] <= duanreg[5].DB_MAX_OUTPUT_PORT_TYPE
duan[6] <= duanreg[6].DB_MAX_OUTPUT_PORT_TYPE
duan[7] <= duanreg[7].DB_MAX_OUTPUT_PORT_TYPE
wei[0] <= weireg[0].DB_MAX_OUTPUT_PORT_TYPE
wei[1] <= weireg[1].DB_MAX_OUTPUT_PORT_TYPE
wei[2] <= <GND>
wei[3] <= <GND>
wei[4] <= <GND>
wei[5] <= <GND>
clk => counta[30].CLK
clk => counta[29].CLK
clk => counta[28].CLK
clk => counta[27].CLK
clk => counta[26].CLK
clk => counta[25].CLK
clk => counta[24].CLK
clk => counta[23].CLK
clk => counta[22].CLK
clk => counta[21].CLK
clk => counta[20].CLK
clk => counta[19].CLK
clk => counta[18].CLK
clk => counta[17].CLK
clk => counta[16].CLK
clk => counta[15].CLK
clk => counta[14].CLK
clk => counta[13].CLK
clk => counta[12].CLK
clk => counta[11].CLK
clk => counta[10].CLK
clk => counta[9].CLK
clk => counta[8].CLK
clk => counta[7].CLK
clk => counta[6].CLK
clk => counta[5].CLK
clk => counta[4].CLK
clk => counta[3].CLK
clk => counta[2].CLK
clk => counta[1].CLK
clk => counta[0].CLK
clk => counta[31].CLK