jishu2.fit.rpt

通过VERILOG HDL语言使用CPLD连接PS2键盘.

; 3.3-V PCI    ; 10 pF ; 25 Ohm (Parallel)      ;
; 2.5 V        ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                           ;
+------------------------------------+------------+------+------------------------------------------------------------------------+
; Compilation Hierarchy Node         ; Macrocells ; Pins ; Full Hierarchy Name                                                    ;
+------------------------------------+------------+------+------------------------------------------------------------------------+
; |jishu2                            ; 68         ; 19   ; |jishu2                                                                ;
;    |lpm_add_sub:add_rtl_0|         ; 5          ; 0    ; |jishu2|lpm_add_sub:add_rtl_0                                          ;
;       |addcore:adder[3]|           ; 5          ; 0    ; |jishu2|lpm_add_sub:add_rtl_0|addcore:adder[3]                         ;
;          |a_csnbuffer:result_node| ; 5          ; 0    ; |jishu2|lpm_add_sub:add_rtl_0|addcore:adder[3]|a_csnbuffer:result_node ;
+------------------------------------+------------+------+------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Control Signals                                                                      ;
+------+----------+---------+-------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+------+----------+---------+-------+--------+----------------------+------------------+
; clk  ; PIN_87   ; 32      ; Clock ; yes    ; On                   ; --               ;
+------+----------+---------+-------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk  ; PIN_87   ; 32      ; On                   ; --               ;
+------+----------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+----------------+----------------+
; Name           ; Fan-Out        ;
+----------------+----------------+
; counta[11]     ; 53             ;
; counta[25]     ; 41             ;
; counta[24]     ; 40             ;
; counta[0]      ; 40             ;
; counta[1]      ; 39             ;
; counta[27]     ; 39             ;
; counta[26]     ; 38             ;
; counta[2]      ; 38             ;
; counta[3]      ; 37             ;
; counta[4]      ; 36             ;
; counta[5]      ; 35             ;
; counta[6]      ; 34             ;
; counta[7]      ; 33             ;
; counta[8]      ; 32             ;
; counta[9]      ; 31             ;
; counta[10]     ; 30             ;
; counta[12]     ; 28             ;
; counta[13]     ; 27             ;
; counta[14]     ; 26             ;
; counta[15]     ; 25             ;
; counta[16]     ; 24             ;
; counta[17]     ; 23             ;
; counta[28]     ; 22             ;
; counta[18]     ; 22             ;
; counta[29]     ; 21             ;
; counta[19]     ; 21             ;
; counta[20]     ; 20             ;
; counta[30]     ; 19             ;
; counta[21]     ; 19             ;
; counta[22]     ; 18             ;
; counta[23]     ; 17             ;
; reduce_nor~7   ; 17             ;
; counta[31]     ; 16             ;
; reduce_or~736  ; 9              ;
; duanreg[5]~357 ; 4              ;
; duanreg[4]~353 ; 3              ;
; duanreg[3]~349 ; 3              ;
; duanreg~293    ; 3              ;
; Decoder~46     ; 3              ;
; duanreg[6]~361 ; 2              ;
; duanreg[2]~345 ; 2              ;
; duanreg[1]~341 ; 2              ;
; duanreg[0]~337 ; 2              ;
; reduce_or~780  ; 2              ;
; counta~1126    ; 2              ;
; duanreg[5]~386 ; 1              ;
; duanreg[4]~385 ; 1              ;
; duanreg[5]~384 ; 1              ;
; duanreg[5]~383 ; 1              ;
; duanreg[4]~374 ; 1              ;
+----------------+----------------+


+-------------------------------------------------+
; Interconnect Usage Summary                      ;
+----------------------------+--------------------+
; Interconnect Resource Type ; Usage              ;
+----------------------------+--------------------+
; Output enables             ; 0 / 6 ( 0 % )      ;