clock6.fit.rpt

通过VERILOG HDL语言使用CPLD连接PS2键盘.

; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ;
+----------------------------+------------+------+---------------------+
; |clock6                    ; 79         ; 19   ; |clock6             ;
+----------------------------+------------+------+---------------------+


+--------------------------------------------------------------------------------------+
; Control Signals                                                                      ;
+------+----------+---------+-------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+------+----------+---------+-------+--------+----------------------+------------------+
; clk  ; PIN_87   ; 24      ; Clock ; yes    ; On                   ; --               ;
; sec  ; LC42     ; 24      ; Clock ; no     ; --                   ; --               ;
+------+----------+---------+-------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk  ; PIN_87   ; 24      ; On                   ; --               ;
+------+----------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+--------------------+------------+
; Name               ; Fan-Out    ;
+--------------------+------------+
; count[11]          ; 38         ;
; count[12]          ; 37         ;
; count[10]          ; 33         ;
; count[5]           ; 24         ;
; count[4]           ; 24         ;
; count[3]           ; 24         ;
; count[2]           ; 24         ;
; min[1]             ; 24         ;
; min[0]             ; 24         ;
; sec                ; 24         ;
; count[1]           ; 24         ;
; count[0]           ; 24         ;
; count[6]           ; 23         ;
; min[2]             ; 23         ;
; min[3]             ; 23         ;
; count[7]           ; 22         ;
; count[9]           ; 20         ;
; count[8]           ; 20         ;
; min[5]             ; 20         ;
; min[6]             ; 20         ;
; min[4]             ; 20         ;
; min[7]             ; 19         ;
; min[9]             ; 16         ;
; min[8]             ; 16         ;
; count[14]          ; 16         ;
; count[13]          ; 16         ;
; count[15]          ; 16         ;
; min[10]            ; 15         ;
; min[11]            ; 15         ;
; count[17]          ; 14         ;
; count[16]          ; 14         ;
; ledbuf[1]~80       ; 13         ;
; count[19]          ; 13         ;
; count[18]          ; 13         ;
; min[13]            ; 12         ;
; min[14]            ; 12         ;
; min[12]            ; 12         ;
; count[21]          ; 12         ;
; count[20]          ; 12         ;
; count[22]          ; 12         ;
; ledbuf[3]~76       ; 11         ;
; ledbuf[2]~72       ; 11         ;
; min[15]            ; 11         ;
; ledbuf[0]~68       ; 10         ;
; min[17]            ; 8          ;
; min[16]            ; 8          ;
; reduce_or~411      ; 7          ;
; min[18]            ; 7          ;
; min[19]            ; 7          ;
; reduce_nor~135sexp ; 6          ;
+--------------------+------------+


+-------------------------------------------------+
; Interconnect Usage Summary                      ;
+----------------------------+--------------------+
; Interconnect Resource Type ; Usage              ;
+----------------------------+--------------------+
; Output enables             ; 0 / 6 ( 0 % )      ;
; PIA buffers                ; 114 / 288 ( 39 % ) ;
; PIAs                       ; 123 / 288 ( 42 % ) ;
+----------------------------+--------------------+


+-----------------------------------------------------------------------------+
; LAB External Interconnect                                                   ;
+-----------------------------------------------+-----------------------------+
; LAB External Interconnects  (Average = 15.38) ; Number of LABs  (Total = 6) ;
+-----------------------------------------------+-----------------------------+
; 0 - 2                                         ; 2                           ;
; 3 - 5                                         ; 0                           ;
; 6 - 8                                         ; 0                           ;
; 9 - 11                                        ; 1                           ;