clock6.hier_info

通过VERILOG HDL语言使用CPLD连接PS2键盘.

|clock6
clk => always0~0.IN0
lddat[0] <= lddat_reg[0].DB_MAX_OUTPUT_PORT_TYPE
lddat[1] <= lddat_reg[1].DB_MAX_OUTPUT_PORT_TYPE
lddat[2] <= lddat_reg[2].DB_MAX_OUTPUT_PORT_TYPE
lddat[3] <= lddat_reg[3].DB_MAX_OUTPUT_PORT_TYPE
lddat[4] <= lddat_reg[4].DB_MAX_OUTPUT_PORT_TYPE
lddat[5] <= lddat_reg[5].DB_MAX_OUTPUT_PORT_TYPE
lddat[6] <= lddat_reg[6].DB_MAX_OUTPUT_PORT_TYPE
lddat[7] <= lddat_reg[7].DB_MAX_OUTPUT_PORT_TYPE
ldsel[0] <= ldsel_reg[0].DB_MAX_OUTPUT_PORT_TYPE
ldsel[1] <= ldsel_reg[1].DB_MAX_OUTPUT_PORT_TYPE
ldsel[2] <= ldsel_reg[2].DB_MAX_OUTPUT_PORT_TYPE
ldsel[3] <= ldsel_reg[3].DB_MAX_OUTPUT_PORT_TYPE
ldsel[4] <= ldsel_reg[4].DB_MAX_OUTPUT_PORT_TYPE
ldsel[5] <= ldsel_reg[5].DB_MAX_OUTPUT_PORT_TYPE