de2_default.map.rpt

噪生消除的VRILOG实现

; Embedded Multiplier 9-bit elements    ; 4           ;
; Signed Embedded Multipliers           ; 2           ;
; Unsigned Embedded Multipliers         ; 0           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+-----------------------------------------------------------------------------+
; State Machine - |DE2_Default|state                                          ;
+------------+------------+------------+------------+------------+------------+
; Name       ; state.0010 ; state.0001 ; state.0011 ; state.1000 ; state.0101 ;
+------------+------------+------------+------------+------------+------------+
; state.1000 ; 0          ; 0          ; 0          ; 0          ; 0          ;
; state.0011 ; 0          ; 0          ; 1          ; 1          ; 0          ;
; state.0001 ; 0          ; 1          ; 0          ; 1          ; 0          ;
; state.0010 ; 1          ; 0          ; 0          ; 1          ; 0          ;
; state.0101 ; 0          ; 0          ; 0          ; 1          ; 1          ;
+------------+------------+------------+------------+------------+------------+


+-------------------------------------------------------------------+
; State Machine - |DE2_Default|I2C_AV_Config:u3|mSetup_ST           ;
+----------------+----------------+----------------+----------------+
; Name           ; mSetup_ST.0000 ; mSetup_ST.0010 ; mSetup_ST.0001 ;
+----------------+----------------+----------------+----------------+
; mSetup_ST.0000 ; 0              ; 0              ; 0              ;
; mSetup_ST.0001 ; 1              ; 0              ; 1              ;
; mSetup_ST.0010 ; 1              ; 1              ; 0              ;
+----------------+----------------+----------------+----------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 491   ;
; Number of registers using Synchronous Clear  ; 48    ;
; Number of registers using Synchronous Load   ; 14    ;
; Number of registers using Asynchronous Clear ; 193   ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 290   ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+------------------------------------------------------------+
; Inverted Register Statistics                               ;
+--------------------------------------------------+---------+
; Inverted Register                                ; Fan out ;
+--------------------------------------------------+---------+
; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; 17      ;
; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; 17      ;
; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; 20      ;
; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; 14      ;
; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; 11      ;
; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; 12      ;
; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; 2       ;
; sld_hub:sld_hub_inst|hub_tdo                     ; 2       ;
; I2C_AV_Config:u3|I2C_Controller:u0|END           ; 5       ;
; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; 4       ;
; Total number of inverted registers = 10          ;         ;
+--------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                  ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                        ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------------------------------------------------+
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |DE2_Default|sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[0]                             ;
; 4:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |DE2_Default|ptr_out[5]                                                           ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |DE2_Default|ptr_in[1]                                                            ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |DE2_Default|addr_reg[7]                                                          ;
; 5:1                ; 5 bits    ; 15 LEs        ; 5 LEs                ; 10 LEs                 ; Yes        ; |DE2_Default|sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[2]         ;
; 20:1               ; 4 bits    ; 52 LEs        ; 36 LEs               ; 16 LEs                 ; Yes        ; |DE2_Default|sld_hub:sld_hub_inst|sl