📄 de2_default.fit.rpt
字号:
; CLOCK_27 ; D13 ; 3 ; 31 ; 36 ; 3 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; CLOCK_50 ; N2 ; 2 ; 0 ; 18 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; ENET_INT ; B21 ; 4 ; 59 ; 36 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; EXT_CLOCK ; P26 ; 6 ; 65 ; 19 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; IRDA_RXD ; AE25 ; 6 ; 65 ; 2 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; KEY[0] ; G26 ; 5 ; 65 ; 27 ; 1 ; 59 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; KEY[1] ; N23 ; 5 ; 65 ; 20 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; KEY[2] ; P23 ; 6 ; 65 ; 18 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; KEY[3] ; W26 ; 6 ; 65 ; 10 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; OTG_DREQ0 ; F6 ; 2 ; 0 ; 33 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; OTG_DREQ1 ; E5 ; 2 ; 0 ; 34 ; 4 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; OTG_INT0 ; B3 ; 2 ; 0 ; 34 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; OTG_INT1 ; C3 ; 2 ; 0 ; 33 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; PS2_CLK ; D26 ; 5 ; 65 ; 31 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; PS2_DAT ; C24 ; 5 ; 65 ; 32 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; SW[0] ; N25 ; 5 ; 65 ; 19 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; SW[10] ; N1 ; 2 ; 0 ; 18 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; SW[11] ; P1 ; 1 ; 0 ; 18 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; SW[12] ; P2 ; 1 ; 0 ; 18 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; SW[13] ; T7 ; 1 ; 0 ; 11 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; SW[14] ; U3 ; 1 ; 0 ; 12 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; SW[15] ; U4 ; 1 ; 0 ; 12 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; SW[16] ; V1 ; 1 ; 0 ; 12 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; SW[17] ; V2 ; 1 ; 0 ; 12 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; SW[1] ; N26 ; 5 ; 65 ; 19 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; SW[2] ; P25 ; 6 ; 65 ; 19 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; SW[3] ; AE14 ; 7 ; 33 ; 0 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; SW[4] ; AF14 ; 7 ; 33 ; 0 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; SW[5] ; AD13 ; 8 ; 33 ; 0 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; SW[6] ; AC13 ; 8 ; 33 ; 0 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; SW[7] ; C13 ; 3 ; 31 ; 36 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; SW[8] ; B13 ; 4 ; 31 ; 36 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; SW[9] ; A13 ; 4 ; 31 ; 36 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; TCK ; D14 ; 4 ; 33 ; 36 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; TCS ; A14 ; 4 ; 33 ; 36 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; TDI ; B14 ; 4 ; 33 ; 36 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; TD_DATA[0] ; J9 ; 3 ; 5 ; 36 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; TD_DATA[1] ; E8 ; 3 ; 7 ; 36 ; 3 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; TD_DATA[2] ; H8 ; 3 ; 7 ; 36 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; TD_DATA[3] ; H10 ; 3 ; 7 ; 36 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; TD_DATA[4] ; G9 ; 3 ; 7 ; 36 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; TD_DATA[5] ; F9 ; 3 ; 9 ; 36 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; TD_DATA[6] ; D7 ; 3 ; 9 ; 36 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; TD_DATA[7] ; C7 ; 3 ; 9 ; 36 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; TD_HS ; D5 ; 3 ; 5 ; 36 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; TD_VS ; K9 ; 3 ; 5 ; 36 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; UART_RXD ; C25 ; 5 ; 65 ; 32 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; AUD_ADCLRCK ; C5 ; 3 ; 1 ; 36 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 0 pF ;
; AUD_BCLK ; B4 ; 3 ; 1 ; 36 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 0 pF ;
; AUD_DACDAT ; A4 ; 3 ; 1 ; 36 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 0 pF ;
; AUD_DACLRCK ; C6 ; 3 ; 1 ; 36 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 0 pF ;
; AUD_XCK ; A5 ; 3 ; 3 ; 36 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 0 pF ;
; DRAM_ADDR[0] ; T6 ; 1 ; 0 ; 11 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 0 pF ;
; DRAM_ADDR[10] ; Y1 ; 1 ; 0 ; 9 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 0 pF ;
; DRAM_ADDR[11] ; V5 ; 1 ; 0 ; 8 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 0 pF ;
; DRAM_ADDR[1] ; V4 ; 1 ; 0 ; 11 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 0 pF ;
; DRAM_ADDR[2] ; V3 ; 1 ; 0 ; 11 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 0 pF ;
; DRAM_ADDR[3] ; W2 ; 1 ; 0 ; 10 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 0 pF ;
; DRAM_ADDR[4] ; W1 ; 1 ; 0 ; 10 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 0 pF ;
; DRAM_ADDR[5] ; U6 ; 1 ; 0 ; 10 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 0 pF ;
; DRAM_ADDR[6] ; U7 ; 1 ; 0 ; 10 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 0 pF ;
; DRAM_ADDR[7] ; U5 ; 1 ; 0 ; 9 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 0 pF ;
; DRAM_ADDR[8] ; W4 ; 1 ; 0 ; 9 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 0 pF ;
; DRAM_ADDR[9] ; W3 ; 1 ; 0 ; 9 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 0 pF ;
; DRAM_BA_0 ; AE2 ; 1 ; 0 ; 3 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 0 pF ;
; DRAM_BA_1 ; AE3 ; 1 ; 0 ; 3 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 0 pF ;
; DRAM_CAS_N ; AB3 ; 1 ; 0 ; 3 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 0 pF ;
; DRAM_CKE ; AA6 ; 1 ; 0 ; 2 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 0 pF ;
; DRAM_CLK ; AA7 ; 1 ; 0 ; 2 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 0 pF ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -