da.fit.rpt

实现da转换功能

; pdb3     ; Output   ; --            ; --            ;
; data1[7] ; Output   ; --            ; --            ;
; data1[6] ; Output   ; --            ; --            ;
; data1[5] ; Output   ; --            ; --            ;
; data1[4] ; Output   ; --            ; --            ;
; data1[3] ; Output   ; --            ; --            ;
; data1[2] ; Output   ; --            ; --            ;
; data1[1] ; Output   ; --            ; --            ;
; data1[0] ; Output   ; --            ; --            ;
; data2[7] ; Output   ; --            ; --            ;
; data2[6] ; Output   ; --            ; --            ;
; data2[5] ; Output   ; --            ; --            ;
; data2[4] ; Output   ; --            ; --            ;
; data2[3] ; Output   ; --            ; --            ;
; data2[2] ; Output   ; --            ; --            ;
; data2[1] ; Output   ; --            ; --            ;
; data2[0] ; Output   ; --            ; --            ;
; ins[2]   ; Output   ; --            ; --            ;
; ins[1]   ; Output   ; --            ; --            ;
; ins[0]   ; Output   ; --            ; --            ;
+----------+----------+---------------+---------------+


+-----------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                           ;
+----------------+--------------+---------+--------------+--------+----------------------+------------------+
; Name           ; Location     ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+----------------+--------------+---------+--------------+--------+----------------------+------------------+
; clk            ; PIN_18       ; 23      ; Clock        ; yes    ; Global clock         ; GCLK0            ;
; clk0           ; LC_X12_Y7_N3 ; 5       ; Clock        ; yes    ; Global clock         ; GCLK3            ;
; clk1           ; LC_X12_Y7_N9 ; 10      ; Clock        ; yes    ; Global clock         ; GCLK2            ;
; clk2           ; LC_X13_Y3_N2 ; 10      ; Clock        ; yes    ; Global clock         ; GCLK1            ;
; cnt0[0]        ; LC_X14_Y9_N9 ; 23      ; Clock enable ; no     ; --                   ; --               ;
; cnt0[2]~64     ; LC_X14_Y8_N9 ; 1       ; Clock enable ; no     ; --                   ; --               ;
; reduce_nor~0   ; LC_X14_Y8_N2 ; 1       ; Clock enable ; no     ; --                   ; --               ;
; reduce_nor~211 ; LC_X13_Y8_N0 ; 1       ; Clock enable ; no     ; --                   ; --               ;
; reduce_nor~214 ; LC_X14_Y8_N6 ; 1       ; Clock enable ; no     ; --                   ; --               ;
+----------------+--------------+---------+--------------+--------+----------------------+------------------+


+-------------------------------------------------------------------------+
; Global & Other Fast Signals                                             ;
+------+--------------+---------+----------------------+------------------+
; Name ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+--------------+---------+----------------------+------------------+
; clk  ; PIN_18       ; 23      ; Global clock         ; GCLK0            ;
; clk0 ; LC_X12_Y7_N3 ; 5       ; Global clock         ; GCLK3            ;
; clk1 ; LC_X12_Y7_N9 ; 10      ; Global clock         ; GCLK2            ;
; clk2 ; LC_X13_Y3_N2 ; 10      ; Global clock         ; GCLK1            ;
+------+--------------+---------+----------------------+------------------+


+------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                              ;
+--------------------------------------------------------------------+---------+
; Name                                                               ; Fan-Out ;
+--------------------------------------------------------------------+---------+
; cnt0[0]                                                            ; 23      ;
; state.s1                                                           ; 19      ;
; state.s3                                                           ; 13      ;
; sign                                                               ; 10      ;
; next_state~0                                                       ; 8       ;
; Select~317                                                         ; 8       ;
; counter1[0]                                                        ; 4       ;
; counter2[0]                                                        ; 4       ;
; counter1[1]                                                        ; 4       ;
; counter2[1]                                                        ; 4       ;
; counter1[2]                                                        ; 4       ;
; counter2[2]                                                        ; 4       ;
; counter1[3]                                                        ; 4       ;
; counter2[3]                                                        ; 4       ;
; counter1[4]                                                        ; 4       ;
; counter2[4]                                                        ; 4       ;
; counter1[5]                                                        ; 4       ;
; counter2[5]                                                        ; 4       ;
; counter1[6]                                                        ; 4       ;
; counter2[6]                                                        ; 4       ;
; counter1[7]                                                        ; 4       ;
; counter2[7]                                                        ; 4       ;
; state.s2                                                           ; 4       ;
; lpm_counter:cnt_rtl_0|cntr_jb7:auto_generated|counter_cella4~COUT  ; 4       ;
; cnt0[1]                                                            ; 3       ;
; process5_292~COUT                                                  ; 3       ;
; process5_378~COUT                                                  ; 3       ;
; lpm_counter:cnt1_rtl_1|cntr_ib7:auto_generated|counter_cella4~COUT ; 3       ;
; cnt0[2]                                                            ; 2       ;
; reduce_nor~218                                                     ; 2       ;
; reduce_nor~217                                                     ; 2       ;
; reduce_nor~216                                                     ; 2       ;
; reduce_nor~215                                                     ; 2       ;
; lpm_counter:cnt_rtl_0|cntr_jb7:auto_generated|safe_q[8]            ; 2       ;
; lpm_counter:cnt_rtl_0|cntr_jb7:auto_generated|safe_q[7]            ; 2       ;
; lpm_counter:cnt_rtl_0|cntr_jb7:auto_generated|safe_q[6]            ; 2       ;
; lpm_counter:cnt_rtl_0|cntr_jb7:auto_generated|safe_q[5]            ; 2       ;
; lpm_counter:cnt_rtl_0|cntr_jb7:auto_generated|safe_q[4]            ; 2       ;
; lpm_counter:cnt_rtl_0|cntr_jb7:auto_generated|safe_q[3]            ; 2       ;
; lpm_counter:cnt_rtl_0|cntr_jb7:auto_generated|safe_q[2]            ; 2       ;
; lpm_counter:cnt_rtl_0|cntr_jb7:auto_generated|safe_q[1]            ; 2       ;
; lpm_counter:cnt_rtl_0|cntr_jb7:auto_generated|safe_q[0]            ; 2       ;
; lpm_counter:cnt1_rtl_1|cntr_ib7:auto_generated|safe_q[7]           ; 2       ;
; lpm_counter:cnt1_rtl_1|cntr_ib7:auto_generated|safe_q[6]           ; 2       ;
; lpm_counter:cnt1_rtl_1|cntr_ib7:auto_generated|safe_q[5]           ; 2       ;
; lpm_counter:cnt1_rtl_1|cntr_ib7:auto_generated|safe_q[4]           ; 2       ;
; lpm_counter:cnt1_rtl_1|cntr_ib7:auto_generated|safe_q[3]           ; 2       ;
; lpm_counter:cnt1_rtl_1|cntr_ib7:auto_generated|safe_q[2]           ; 2       ;
; lpm_counter:cnt1_rtl_1|cntr_ib7:auto_generated|safe_q[1]           ; 2       ;
; lpm_counter:cnt1_rtl_1|cntr_ib7:auto_generated|safe_q[0]           ; 2       ;
+--------------------------------------------------------------------+---------+


+---------------------------------------------------+
; Interconnect Usage Summary                        ;
+----------------------------+----------------------+
; Interconnect Resource Type ; Usage                ;
+----------------------------+----------------------+
; C4s                        ; 79 / 2,870 ( 2 % )   ;
; Direct links               ; 29 / 3,938 ( < 1 % ) ;
; Global clocks              ; 4 / 4 ( 100 % )      ;
; LAB clocks                 ; 7 / 72 ( 9 % )       ;
; LUT chains                 ; 6 / 1,143 ( < 1 % )  ;
; Local interconnects        ; 130 / 3,938 ( 3 % )  ;
; R4s                        ; 64 / 2,832 ( 2 % )   ;
+----------------------------+----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 7.00) ; Number of LABs  (Total = 13) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 2                            ;
; 2                                          ; 2                            ;
; 3                                          ; 0                            ;
; 4                                          ; 0                            ;
; 5                                          ; 0                            ;
; 6                                          ; 0                            ;
; 7                                          ; 1                            ;
; 8                                          ; 0                            ;
; 9                                          ; 2                            ;
; 10                                         ; 6                            ;