📄 button.v
字号:
module button(pbn,clk,signal,enable,cnt);
input pbn;
input clk;
output signal;
output enable;
output[6:0] cnt;
reg signal;
reg enable;
reg[6:0] cnt;
always@(posedge clk)
begin
if( cnt[6:0] == 0 )
begin
signal = 1;
enable = 0;
end
else
begin
signal = 0;
enable = 1;
end
if( !pbn || enable )
begin
cnt = cnt + 1;
if( cnt == 100 )
cnt = 0;
end
end
endmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -