📄 clkscan3.map.rpt
字号:
; Maximum Number of M-RAM Memory Blocks ; -1 ; -1 ;
; Ignore translate_off and translate_on Synthesis Directives ; Off ; Off ;
; Show Parameter Settings Tables in Synthesis Report ; On ; On ;
+--------------------------------------------------------------------+--------------+---------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read ;
+----------------------------------+-----------------+------------------------------------+-----------------------------------------------------------------+
; File Name with User-Entered Path ; Used in Netlist ; File Type ; File Name with Absolute Path ;
+----------------------------------+-----------------+------------------------------------+-----------------------------------------------------------------+
; button.v ; yes ; User Verilog HDL File ; e:/clk_scan/clkscan3/button.v ;
; clkdiv1ms.v ; yes ; User Verilog HDL File ; e:/clk_scan/clkscan3/clkdiv1ms.v ;
; clkdiv.v ; yes ; User Verilog HDL File ; e:/clk_scan/clkscan3/clkdiv.v ;
; p7segment.v ; yes ; User Verilog HDL File ; e:/clk_scan/clkscan3/p7segment.v ;
; clkscan.v ; yes ; User Verilog HDL File ; e:/clk_scan/clkscan3/clkscan.v ;
; timer.v ; yes ; User Verilog HDL File ; e:/clk_scan/clkscan3/timer.v ;
; clkscan3.bdf ; yes ; User Block Diagram/Schematic File ; e:/clk_scan/clkscan3/clkscan3.bdf ;
; lpm_divide.tdf ; yes ; Megafunction ; c:/altera/quartus50/libraries/megafunctions/lpm_divide.tdf ;
; abs_divider.inc ; yes ; Other ; c:/altera/quartus50/libraries/megafunctions/abs_divider.inc ;
; sign_div_unsign.inc ; yes ; Other ; c:/altera/quartus50/libraries/megafunctions/sign_div_unsign.inc ;
; aglobal50.inc ; yes ; Other ; c:/altera/quartus50/libraries/megafunctions/aglobal50.inc ;
; db/lpm_divide_ndf.tdf ; yes ; Auto-Generated Megafunction ; e:/clk_scan/clkscan3/db/lpm_divide_ndf.tdf ;
; db/sign_div_unsign_mhg.tdf ; yes ; Auto-Generated Megafunction ; e:/clk_scan/clkscan3/db/sign_div_unsign_mhg.tdf ;
; db/alt_u_div_hld.tdf ; yes ; Auto-Generated Megafunction ; e:/clk_scan/clkscan3/db/alt_u_div_hld.tdf ;
; db/add_sub_ke8.tdf ; yes ; Auto-Generated Megafunction ; e:/clk_scan/clkscan3/db/add_sub_ke8.tdf ;
; db/add_sub_le8.tdf ; yes ; Auto-Generated Megafunction ; e:/clk_scan/clkscan3/db/add_sub_le8.tdf ;
; db/add_sub_me8.tdf ; yes ; Auto-Generated Megafunction ; e:/clk_scan/clkscan3/db/add_sub_me8.tdf ;
; db/add_sub_ne8.tdf ; yes ; Auto-Generated Megafunction ; e:/clk_scan/clkscan3/db/add_sub_ne8.tdf ;
; db/add_sub_oe8.tdf ; yes ; Auto-Generated Megafunction ; e:/clk_scan/clkscan3/db/add_sub_oe8.tdf ;
; db/add_sub_ma8.tdf ; yes ; Auto-Generated Megafunction ; e:/clk_scan/clkscan3/db/add_sub_ma8.tdf ;
; db/lpm_divide_klf.tdf ; yes ; Auto-Generated Megafunction ; e:/clk_scan/clkscan3/db/lpm_divide_klf.tdf ;
+----------------------------------+-----------------+------------------------------------+-----------------------------------------------------------------+
+---------------------------------------------+
; Analysis & Synthesis Resource Usage Summary ;
+-----------------------------------+---------+
; Resource ; Usage ;
+-----------------------------------+---------+
; Total logic elements ; 560 ;
; Total combinational functions ; 508 ;
; -- Total 4-input functions ; 83 ;
; -- Total 3-input functions ; 14 ;
; -- Total 2-input functions ; 223 ;
; -- Total 1-input functions ; 130 ;
; -- Total 0-input functions ; 58 ;
; Combinational cells for routing ; 0 ;
; Total registers ; 93 ;
; Total logic cells in carry chains ; 274 ;
; I/O pins ; 19 ;
; Maximum fan-out node ; clk ;
; Maximum fan-out ; 40 ;
; Total fan-out ; 1369 ;
; Average fan-out ; 2.36 ;
+-----------------------------------+---------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; |clkscan3 ; 560 (0) ; 93 ; 0 ; 19 ; 0 ; 467 (0) ; 52 (0) ; 41 (0) ; 274 (0) ; |clkscan3 ;
; |button:inst5| ; 26 (26) ; 8 ; 0 ; 0 ; 0 ; 18 (18) ; 7 (7) ; 1 (1) ; 7 (7) ; |clkscan3|button:inst5 ;
; |button:inst9| ; 26 (26) ; 8 ; 0 ; 0 ; 0 ; 18 (18) ; 7 (7) ; 1 (1) ; 7 (7) ; |clkscan3|button:inst9 ;
; |clkdiv1ms:inst1| ; 36 (36) ; 16 ; 0 ; 0 ; 0 ; 20 (20) ; 10 (10) ; 6 (6) ; 15 (15) ; |clkscan3|clkdiv1ms:inst1 ;
; |clkdiv:inst| ; 55 (55) ; 24 ; 0 ; 0 ; 0 ; 31 (31) ; 15 (15) ; 9 (9) ; 23 (23) ; |clkscan3|clkdiv:inst ;
; |clkscan:inst7| ; 358 (32) ; 10 ; 0 ; 0 ; 0 ; 348 (22) ; 6 (6) ; 4 (4) ; 188 (0) ; |clkscan3|clkscan:inst7 ;
; |lpm_divide:div_rtl_1| ; 52 (0) ; 0 ; 0 ; 0 ; 0 ; 52 (0) ; 0 (0) ; 0 (0) ; 30 (0) ; |clkscan3|clkscan:inst7|lpm_divide:div_rtl_1 ;
; |lpm_divide_klf:auto_generated| ; 52 (0) ; 0 ; 0 ; 0 ; 0 ; 52 (0) ; 0 (0) ; 0 (0) ; 30 (0) ; |clkscan3|clkscan:inst7|lpm_divide:div_rtl_1|lpm_divide_klf:auto_generated ;
; |sign_div_unsign_mhg:divider| ; 52 (0) ; 0 ; 0 ; 0 ; 0 ; 52 (0) ; 0 (0) ; 0 (0) ; 30 (0) ; |clkscan3|clkscan:inst7|lpm_divide:div_rtl_1|lpm_divide_klf:auto_generated|sign_div_unsign_mhg:divider ;
; |alt_u_div_hld:divider| ; 52 (22) ; 0 ; 0 ; 0 ; 0 ; 52 (22) ; 0 (0) ; 0 (0) ; 30 (0) ; |clkscan3|clkscan:inst7|lpm_divide:div_rtl_1|lpm_divide_klf:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_hld:divider ;
; |add_sub_ne8:add_sub_3| ; 5 (5) ; 0 ; 0 ; 0 ; 0 ; 5 (5) ; 0 (0) ; 0 (0) ; 5 (5) ; |clkscan3|clkscan:inst7|lpm_divide:div_rtl_1|lpm_divide_klf:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_hld:divider|add_sub_ne8:add_sub_3 ;
; |add_sub_oe8:add_sub_4| ; 6 (6) ; 0 ; 0 ; 0 ; 0 ; 6 (6) ; 0 (0) ; 0 (0) ; 6 (6) ; |clkscan3|clkscan:inst7|lpm_divide:div_rtl_1|lpm_divide_klf:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_hld:divider|add_sub_oe8:add_sub_4 ;
; |add_sub_oe8:add_sub_5| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; |clkscan3|clkscan:inst7|lpm_divide:div_rtl_1|lpm_divide_klf:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_hld:divider|add_sub_oe8:add_sub_5 ;
; |add_sub_oe8:add_sub_6| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; |clkscan3|clkscan:inst7|lpm_divide:div_rtl_1|lpm_divide_klf:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_hld:divider|add_sub_oe8:add_sub_6 ;
; |add_sub_oe8:add_sub_7| ; 5 (5) ; 0 ; 0 ; 0 ; 0 ; 5 (5) ; 0 (0) ; 0 (0) ; 5 (5) ; |clkscan3|clkscan:inst7|lpm_divide:div_rtl_1|lpm_divide_klf:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_hld:divider|add_sub_oe8:add_sub_7 ;
; |lpm_divide:div_rtl_3| ; 52 (0) ; 0 ; 0 ; 0 ; 0 ; 52 (0) ; 0 (0) ; 0 (0) ; 30 (0) ; |clkscan3|clkscan:inst7|lpm_divide:div_rtl_3 ;
; |lpm_divide_klf:auto_generated| ; 52 (0) ; 0 ; 0 ; 0 ; 0 ; 52 (0) ; 0 (0) ; 0 (0) ; 30 (0) ; |clkscan3|clkscan:inst7|lpm_divide:div_rtl_3|lpm_divide_klf:auto_generated ;
; |sign_div_unsign_mhg:divider| ; 52 (0) ; 0 ; 0 ; 0 ; 0 ; 52 (0) ; 0 (0) ; 0 (0) ; 30 (0) ; |clkscan3|clkscan:inst7|lpm_divide:div_rtl_3|lpm_divide_klf:auto_generated|sign_div_unsign_mhg:divider ;
; |alt_u_div_hld:divider| ; 52 (22) ; 0 ; 0 ; 0 ; 0 ; 52 (22) ; 0 (0) ; 0 (0) ; 30 (0) ; |clkscan3|clkscan:inst7|lpm_divide:div_rtl_3|lpm_divide_klf:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_hld:divider ;
; |add_sub_ne8:add_sub_3| ; 5 (5) ; 0 ; 0 ; 0 ; 0 ; 5 (5) ; 0 (0) ; 0 (0) ; 5 (5) ; |clkscan3|clkscan:inst7|lpm_divide:div_rtl_3|lpm_divide_klf:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_hld:divider|add_sub_ne8:add_sub_3 ;
; |add_sub_oe8:add_sub_4| ; 6 (6) ; 0 ; 0 ; 0 ; 0 ; 6 (6) ; 0 (0) ; 0 (0) ; 6 (6) ; |clkscan3|clkscan:inst7|lpm_divide:div_rtl_3|lpm_divide_klf:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_hld:divider|add_sub_oe8:add_sub_4 ;
; |add_sub_oe8:add_sub_5| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; |clkscan3|clkscan:inst7|lpm_divide:div_rtl_3|lpm_divide_klf:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_hld:divider|add_sub_oe8:add_sub_5 ;
; |add_sub_oe8:add_sub_6| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; |clkscan3|clkscan:inst7|lpm_divide:div_rtl_3|lpm_divide_klf:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_hld:divider|add_sub_oe8:add_sub_6 ;
; |add_sub_oe8:add_sub_7| ; 5 (5) ; 0 ; 0 ; 0 ; 0 ; 5 (5) ; 0 (0) ; 0 (0) ; 5 (5) ; |clkscan3|clkscan:inst7|lpm_divide:div_rtl_3|lpm_divide_klf:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_hld:divider|add_sub_oe8:add_sub_7 ;
; |lpm_divide:div_rtl_5| ; 54 (0) ; 0 ; 0 ; 0 ; 0 ; 54 (0) ; 0 (0) ; 0 (0) ; 32 (0) ; |clkscan3|clkscan:inst7|lpm_divide:div_rtl_5 ;
; |lpm_divide_klf:auto_generated| ; 54 (0) ; 0 ; 0 ; 0 ; 0 ; 54 (0) ; 0 (0) ; 0 (0) ; 32 (0) ; |clkscan3|clkscan:inst7|lpm_divide:div_rtl_5|lpm_divide_klf:auto_generated ;
; |sign_div_unsign_mhg:divider| ; 54 (0) ; 0 ; 0 ; 0 ; 0 ; 54 (0) ; 0 (0) ; 0 (0) ; 32 (0) ; |clkscan3|clkscan:inst7|lpm_divide:div_rtl_5|lpm_divide_klf:auto_generated|sign_div_unsign_mhg:divider ;
; |alt_u_div_hld:divider| ; 54 (22) ; 0 ; 0 ; 0 ; 0 ; 54 (22) ; 0 (0) ; 0 (0) ; 32 (0) ; |clkscan3|clkscan:inst7|lpm_divide:div_rtl_5|lpm_divide_klf:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_hld:divider ;
; |add_sub_ne8:add_sub_3| ; 6 (6) ; 0 ; 0 ; 0 ; 0 ; 6 (6) ; 0 (0) ; 0 (0) ; 6 (6) ; |clkscan3|clkscan:inst7|lpm_divide:div_rtl_5|lpm_divide_klf:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_hld:divider|add_sub_ne8:add_sub_3 ;
; |add_sub_oe8:add_sub_4| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; |clkscan3|clkscan:inst7|lpm_divide:div_rtl_5|lpm_divide_klf:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_hld:divider|add_sub_oe8:add_sub_4 ;
; |add_sub_oe8:add_sub_5| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; |clkscan3|clkscan:inst7|lpm_divide:div_rtl_5|lpm_divide_klf:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_hld:divider|add_sub_oe8:add_sub_5 ;
; |add_sub_oe8:add_sub_6| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; |clkscan3|clkscan:inst7|lpm_divide:div_rtl_5|lpm_divide_klf:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_hld:divider|add_sub_oe8:add_sub_6 ;
; |add_sub_oe8:add_sub_7| ; 5 (5) ; 0 ; 0 ; 0 ; 0 ; 5 (5) ; 0 (0) ; 0 (0) ; 5 (5) ; |clkscan3|clkscan:inst7|lpm_divide:div_rtl_5|lpm_divide_klf:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_hld:divider|add_sub_oe8:add_sub_7 ;
; |lpm_divide:mod_rtl_0| ; 58 (0) ; 0 ; 0 ; 0 ; 0 ; 58 (0) ; 0 (0) ; 0 (0) ; 34 (0) ; |clkscan3|clkscan:inst7|lpm_divide:mod_rtl_0 ;
; |lpm_divide_ndf:auto_generated| ; 58 (0) ; 0 ; 0 ; 0 ; 0 ; 58 (0) ; 0 (0) ; 0 (0) ; 34 (0) ; |clkscan3|clkscan:inst7|lpm_divide:mod_rtl_0|lpm_divide_ndf:auto_generated ;
; |sign_div_unsign_mhg:divider| ; 58 (0) ; 0 ; 0 ; 0 ; 0 ; 58 (0) ; 0 (0) ; 0 (0) ; 34 (0) ; |clkscan3|clkscan:inst7|lpm_divide:mod_rtl_0|lpm_divide_ndf:auto_generated|sign_div_unsign_mhg:divider ;
; |alt_u_div_hld:divider| ; 58 (24) ; 0 ; 0 ; 0 ; 0 ; 58 (24) ; 0 (0) ; 0 (0) ; 34 (0) ; |clkscan3|clkscan:inst7|lpm_divide:mod_rtl_0|lpm_divide_ndf:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_hld:divider ;
; |add_sub_ne8:add_sub_3| ; 6 (6) ; 0 ; 0 ; 0 ; 0 ; 6 (6) ; 0 (0) ; 0 (0) ; 6 (6) ; |clkscan3|clkscan:inst7|lpm_divide:mod_rtl_0|lpm_divide_ndf:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_hld:divider|add_sub_ne8:add_sub_3 ;
; |add_sub_oe8:add_sub_4| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; |clkscan3|clkscan:inst7|lpm_divide:mod_rtl_0|lpm_divide_ndf:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_hld:divider|add_sub_oe8:add_sub_4 ;
; |add_sub_oe8:add_sub_5| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; |clkscan3|clkscan:inst7|lpm_divide:mod_rtl_0|lpm_divide_ndf:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_hld:divider|add_sub_oe8:add_sub_5 ;
; |add_sub_oe8:add_sub_6| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; |clkscan3|clkscan:inst7|lpm_divide:mod_rtl_0|lpm_divide_ndf:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_hld:divider|add_sub_oe8:add_sub_6 ;
; |add_sub_oe8:add_sub_7| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; |clkscan3|clkscan:inst7|lpm_divide:mod_rtl_0|lpm_divide_ndf:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_hld:divider|add_sub_oe8:add_sub_7 ;
; |lpm_divide:mod_rtl_2| ; 55 (0) ; 0 ; 0 ; 0 ; 0 ; 55 (0) ; 0 (0) ; 0 (0) ; 31 (0) ; |clkscan3|clkscan:inst7|lpm_divide:mod_rtl_2 ;
; |lpm_divide_ndf:auto_generated| ; 55 (0) ; 0 ; 0 ; 0 ; 0 ; 55 (0) ; 0 (0) ; 0 (0) ; 31 (0) ; |clkscan3|clkscan:inst7|lpm_divide:mod_rtl_2|lpm_divide_ndf:auto_generated ;
; |sign_div_unsign_mhg:divider| ; 55 (0) ; 0 ; 0 ; 0 ; 0 ; 55 (0) ; 0 (0) ; 0 (0) ; 31 (0) ; |clkscan3|clkscan:inst7|lpm_divide:mod_rtl_2|lpm_divide_ndf:auto_generated|sign_div_unsign_mhg:divider ;
; |alt_u_div_hld:divider| ; 55 (24) ; 0 ; 0 ; 0 ; 0 ; 55 (24) ; 0 (0) ; 0 (0) ; 31 (0) ; |clkscan3|clkscan:inst7|lpm_divide:mod_rtl_2|lpm_divide_ndf:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_hld:divider ;
; |add_sub_ne8:add_sub_3| ; 6 (6) ; 0 ; 0 ; 0 ; 0 ; 6 (6) ; 0 (0) ; 0 (0) ; 6 (6) ; |clkscan3|clkscan:inst7|lpm_divide:mod_rtl_2|lpm_divide_ndf:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_hld:divider|add_sub_ne8:add_sub_3 ;
; |add_sub_oe8:add_sub_4| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; |clkscan3|clkscan:inst7|lpm_divide:mod_rtl_2|lpm_divide_ndf:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_hld:divider|add_sub_oe8:add_sub_4 ;
; |add_sub_oe8:add_sub_5| ; 6 (6) ; 0 ; 0 ; 0 ; 0 ; 6 (6) ; 0 (0) ; 0 (0) ; 6 (6) ; |clkscan3|clkscan:inst7|lpm_divide:mod_rtl_2|lpm_divide_ndf:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_hld:divider|add_sub_oe8:add_sub_5 ;
; |add_sub_oe8:add_sub_6| ; 6 (6) ; 0 ; 0 ; 0 ; 0 ; 6 (6) ; 0 (0) ; 0 (0) ; 6 (6) ; |clkscan3|clkscan:inst7|lpm_divide:mod_rtl_2|lpm_divide_ndf:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_hld:divider|add_sub_oe8:add_sub_6 ;
; |add_sub_oe8:add_sub_7| ; 6 (6) ; 0 ; 0 ; 0 ; 0 ; 6 (6) ; 0 (0) ; 0 (0) ; 6 (6) ; |clkscan3|clkscan:inst7|lpm_divide:mod_rtl_2|lpm_divide_ndf:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_hld:divider|add_sub_oe8:add_sub_7 ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -