topmiaobiao.tan.rpt

实现秒表的功能。能精确到0.01位。最多能计时1个小时。

; Timing Models                                         ; Final              ;      ;    ;             ;
; Number of source nodes to report per destination node ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                 ; 10                 ;      ;    ;             ;
; Number of paths to report                             ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                          ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                ; Off                ;      ;    ;             ;
; Report IO Paths Separately                            ; Off                ;      ;    ;             ;
; Default hold multicycle                               ; Same As Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains             ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                        ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                      ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                 ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements               ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;    ;             ;
; Enable Clock Latency                                  ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                         ; Off                ;      ;    ;             ;
+-------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; CLK             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CLK'                                                                                                                                                                                                                                                                            ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------------------+------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                               ; To                           ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------------------+------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 51.02 MHz ( period = 19.600 ns )                    ; miaobiao:MiaoBContr|SEC01T[1]                      ; Display:DisSEC01R|Display[5] ; CLK        ; CLK      ; None                        ; None                      ; 15.600 ns               ;
; N/A                                     ; 51.02 MHz ( period = 19.600 ns )                    ; miaobiao:MiaoBContr|SEC01T[2]                      ; Display:DisSEC01R|Display[5] ; CLK        ; CLK      ; None                        ; None                      ; 15.600 ns               ;
; N/A                                     ; 51.02 MHz ( period = 19.600 ns )                    ; miaobiao:MiaoBContr|SEC01T[5]                      ; Display:DisSEC01R|Display[5] ; CLK        ; CLK      ; None                        ; None                      ; 15.600 ns               ;
; N/A                                     ; 51.02 MHz ( period = 19.600 ns )                    ; miaobiao:MiaoBContr|SEC01T[6]                      ; Display:DisSEC01R|Display[5] ; CLK        ; CLK      ; None                        ; None                      ; 15.600 ns               ;
; N/A                                     ; 51.02 MHz ( period = 19.600 ns )                    ; miaobiao:MiaoBContr|SEC01T[3]                      ; Display:DisSEC01R|Display[5] ; CLK        ; CLK      ; None                        ; None                      ; 15.600 ns               ;
; N/A                                     ; 51.02 MHz ( period = 19.600 ns )                    ; miaobiao:MiaoBContr|SEC01T[4]                      ; Display:DisSEC01R|Display[5] ; CLK        ; CLK      ; None                        ; None                      ; 15.600 ns               ;
; N/A                                     ; 51.02 MHz ( period = 19.600 ns )                    ; miaobiao:MiaoBContr|SEC01T[1]                      ; Display:DisSEC01R|Display[3] ; CLK        ; CLK      ; None                        ; None                      ; 15.600 ns               ;
; N/A                                     ; 51.02 MHz ( period = 19.600 ns )                    ; miaobiao:MiaoBContr|SEC01T[2]                      ; Display:DisSEC01R|Display[3] ; CLK        ; CLK      ; None                        ; None                      ; 15.600 ns               ;
; N/A                                     ; 51.02 MHz ( period = 19.600 ns )                    ; miaobiao:MiaoBContr|SEC01T[5]                      ; Display:DisSEC01R|Display[3] ; CLK        ; CLK      ; None                        ; None                      ; 15.600 ns               ;
; N/A                                     ; 51.02 MHz ( period = 19.600 ns )                    ; miaobiao:MiaoBContr|SEC01T[6]                      ; Display:DisSEC01R|Display[3] ; CLK        ; CLK      ; None                        ; None                      ; 15.600 ns               ;
; N/A                                     ; 51.02 MHz ( period = 19.600 ns )                    ; miaobiao:MiaoBContr|SEC01T[3]                      ; Display:DisSEC01R|Display[3] ; CLK        ; CLK      ; None                        ; None                      ; 15.600 ns               ;
; N/A                                     ; 51.02 MHz ( period = 19.600 ns )                    ; miaobiao:MiaoBContr|SEC01T[4]                      ; Display:DisSEC01R|Display[3] ; CLK        ; CLK      ; None                        ; None                      ; 15.600 ns               ;
; N/A                                     ; 51.02 MHz ( period = 19.600 ns )                    ; miaobiao:MiaoBContr|SEC01T[1]                      ; Display:DisSEC01R|Display[6] ; CLK        ; CLK      ; None                        ; None                      ; 15.600 ns               ;
; N/A                                     ; 51.02 MHz ( period = 19.600 ns )                    ; miaobiao:MiaoBContr|SEC01T[2]                      ; Display:DisSEC01R|Display[6] ; CLK        ; CLK      ; None                        ; None                      ; 15.600 ns               ;
; N/A                                     ; 51.02 MHz ( period = 19.600 ns )                    ; miaobiao:MiaoBContr|SEC01T[5]                      ; Display:DisSEC01R|Display[6] ; CLK        ; CLK      ; None                        ; None                      ; 15.600 ns               ;
; N/A                                     ; 51.02 MHz ( period = 19.600 ns )                    ; miaobiao:MiaoBContr|SEC01T[6]                      ; Display:DisSEC01R|Display[6] ; CLK        ; CLK      ; None                        ; None                      ; 15.600 ns               ;
; N/A                                     ; 51.02 MHz ( period = 19.600 ns )                    ; miaobiao:MiaoBContr|SEC01T[3]                      ; Display:DisSEC01R|Display[6] ; CLK        ; CLK      ; None                        ; None                      ; 15.600 ns               ;
; N/A                                     ; 51.02 MHz ( period = 19.600 ns )                    ; miaobiao:MiaoBContr|SEC01T[4]                      ; Display:DisSEC01R|Display[6] ; CLK        ; CLK      ; None                        ; None                      ; 15.600 ns               ;
; N/A                                     ; 63.29 MHz ( period = 15.800 ns )                    ; miaobiao:MiaoBContr|SEC01T[0]                      ; Display:DisSEC01R|Display[1] ; CLK        ; CLK      ; None                        ; None                      ; 11.800 ns               ;
; N/A                                     ; 63.29 MHz ( period = 15.800 ns )                    ; miaobiao:MiaoBContr|SEC01T[2]                      ; Display:DisSEC01R|Display[1] ; CLK        ; CLK      ; None                        ; None                      ; 11.800 ns               ;
; N/A                                     ; 63.29 MHz ( period = 15.800 ns )                    ; miaobiao:MiaoBContr|SEC01T[5]                      ; Display:DisSEC01R|Display[1] ; CLK        ; CLK      ; None                        ; None                      ; 11.800 ns               ;
; N/A                                     ; 63.29 MHz ( period = 15.800 ns )                    ; miaobiao:MiaoBContr|SEC01T[6]                      ; Display:DisSEC01R|Display[1] ; CLK        ; CLK      ; None                        ; None                      ; 11.800 ns               ;
; N/A                                     ; 63.29 MHz ( period = 15.800 ns )                    ; miaobiao:MiaoBContr|SEC01T[3]                      ; Display:DisSEC01R|Display[1] ; CLK        ; CLK      ; None                        ; None                      ; 11.800 ns               ;
; N/A                                     ; 63.29 MHz ( period = 15.800 ns )                    ; miaobiao:MiaoBContr|SEC01T[4]                      ; Display:DisSEC01R|Display[1] ; CLK        ; CLK      ; None                        ; None                      ; 11.800 ns               ;