zero.mif

来自「《ALTERA FPGACPLD高级篇》LogicLock设计实例」· MIF 代码 · 共 26 行

		----- ! -------- W A R N I N G -------- ! -----
		----- ! -------- FIR COMPILER GENERATED FILE --- ! -----
		---------------------DO NOT ATTEMPT TO MODIFY! -----

width = 13;
depth = 13;
addrex_radix = hex;
data_radix = hex;

content
  begin
	0	: 0;
	1	: 0;
	2	: 0;
	3	: 0;
	4	: 0;
	5	: 0;
	6	: 0;
	7	: 0;
	8	: 0;
	9	: 0;
	a	: 0;
	b	: 0;
	c	: 0;
END;