zero.v

来自「《ALTERA FPGACPLD高级篇》LogicLock设计实例」· Verilog 代码 · 共 18 行

		//----- ! -------- W A R N I N G -------- ! -----
		//----- ! -------- FIR COMPILER GENERATED FILE --- ! -----
		//---------------------DO NOT ATTEMPT TO MODIFY! -----

@0	 0
@1	 0
@2	 0
@3	 0
@4	 0
@5	 0
@6	 0
@7	 0
@8	 0
@9	 0
@a	 0
@b	 0
@c	 0