📄 block1.fit.rpt
字号:
; 2 ; 2 ;
; 3 ; 1 ;
; 4 ; 2 ;
; 5 ; 9 ;
; 6 ; 4 ;
; 7 ; 6 ;
; 8 ; 9 ;
+-----------------------------+----------------+
+---------------------------------------------+
; LAB External Interconnect ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 ; 30 ;
; 1 ; 1 ;
; 2 ; 2 ;
; 3 ; 4 ;
; 4 ; 4 ;
; 5 ; 3 ;
; 6 ; 5 ;
; 7 ; 5 ;
; 8 ; 2 ;
; 9 ; 9 ;
; 10 ; 2 ;
; 11 ; 5 ;
+----------------------------+----------------+
+-----------------------------------------------------------------------------------------+
; Row Interconnect ;
+-------+--------------------+-----------------------------+------------------------------+
; Row ; Interconnect Used ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+--------------------+-----------------------------+------------------------------+
; A ; 17 / 96 ( 17 % ) ; 16 / 48 ( 33 % ) ; 2 / 48 ( 4 % ) ;
; B ; 9 / 96 ( 9 % ) ; 13 / 48 ( 27 % ) ; 19 / 48 ( 39 % ) ;
; C ; 15 / 96 ( 15 % ) ; 10 / 48 ( 20 % ) ; 5 / 48 ( 10 % ) ;
; Total ; 41 / 288 ( 14 % ) ; 39 / 144 ( 27 % ) ; 26 / 144 ( 18 % ) ;
+-------+--------------------+-----------------------------+------------------------------+
+---------------------------+
; LAB Column Interconnect ;
+-------+-------------------+
; Col. ; Interconnect Used ;
+-------+-------------------+
; 1 ; 0 / 24 ( 0 % ) ;
; 2 ; 2 / 24 ( 8 % ) ;
; 3 ; 4 / 24 ( 16 % ) ;
; 4 ; 0 / 24 ( 0 % ) ;
; 5 ; 0 / 24 ( 0 % ) ;
; 6 ; 2 / 24 ( 8 % ) ;
; 7 ; 1 / 24 ( 4 % ) ;
; 8 ; 2 / 24 ( 8 % ) ;
; 9 ; 1 / 24 ( 4 % ) ;
; 10 ; 2 / 24 ( 8 % ) ;
; 11 ; 5 / 24 ( 20 % ) ;
; 12 ; 3 / 24 ( 12 % ) ;
; 13 ; 0 / 24 ( 0 % ) ;
; 14 ; 1 / 24 ( 4 % ) ;
; 15 ; 1 / 24 ( 4 % ) ;
; 16 ; 1 / 24 ( 4 % ) ;
; 17 ; 1 / 24 ( 4 % ) ;
; 18 ; 2 / 24 ( 8 % ) ;
; 19 ; 2 / 24 ( 8 % ) ;
; 20 ; 1 / 24 ( 4 % ) ;
; 21 ; 1 / 24 ( 4 % ) ;
; 22 ; 1 / 24 ( 4 % ) ;
; 23 ; 0 / 24 ( 0 % ) ;
; 24 ; 1 / 24 ( 4 % ) ;
; Total ; 34 / 576 ( 5 % ) ;
+-------+-------------------+
+---------------------------+
; LAB Column Interconnect ;
+-------+-------------------+
; Col. ; Interconnect Used ;
+-------+-------------------+
; 1 ; 0 / 24 ( 0 % ) ;
; Total ; 0 / 24 ( 0 % ) ;
+-------+-------------------+
+-------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary ;
+--------------------------------+----------------------------------------------------------------------+
; Resource ; Usage ;
+--------------------------------+----------------------------------------------------------------------+
; Logic cells ; 260 / 576 ( 45 % ) ;
; Registers ; 18 / 576 ( 3 % ) ;
; Logic elements in carry chains ; 14 ;
; User inserted logic cells ; 0 ;
; I/O pins ; 38 / 59 ( 64 % ) ;
; -- Clock pins ; 0 ;
; -- Dedicated input pins ; 0 / 4 ( 0 % ) ;
; Global signals ; 2 ;
; EABs ; 0 / 3 ( 0 % ) ;
; Total memory bits ; 0 / 6,144 ( 0 % ) ;
; Total RAM block bits ; 0 / 6,144 ( 0 % ) ;
; Maximum fan-out node ; ANDL:inst1|lpm_counter:dou_rtl_0|alt_counter_f10ke:wysi_counter|q[0] ;
; Maximum fan-out ; 101 ;
; Total fan-out ; 1009 ;
; Average fan-out ; 3.39 ;
+--------------------------------+----------------------------------------------------------------------+
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------------------------------------------------------------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------------------------------------------------------------------------------+
; |Block1 ; 260 (4) ; 18 ; 0 ; 38 ; 242 (4) ; 1 (0) ; 17 (0) ; 14 (0) ; |Block1 ;
; |AND1:inst| ; 3 (3) ; 3 ; 0 ; 0 ; 0 (0) ; 1 (1) ; 2 (2) ; 0 (0) ; |Block1|AND1:inst ;
; |ANDL:inst1| ; 4 (0) ; 4 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 4 (0) ; 4 (0) ; |Block1|ANDL:inst1 ;
; |lpm_counter:dou_rtl_0| ; 4 (0) ; 4 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 4 (0) ; 4 (0) ; |Block1|ANDL:inst1|lpm_counter:dou_rtl_0 ;
; |alt_counter_f10ke:wysi_counter| ; 4 (4) ; 4 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 4 (4) ; 4 (4) ; |Block1|ANDL:inst1|lpm_counter:dou_rtl_0|alt_counter_f10ke:wysi_counter ;
; |DELED:inst8| ; 6 (6) ; 0 ; 0 ; 0 ; 6 (6) ; 0 (0) ; 0 (0) ; 0 (0) ; |Block1|DELED:inst8 ;
; |ROM:inst2| ; 210 (210) ; 0 ; 0 ; 0 ; 210 (210) ; 0 (0) ; 0 (0) ; 0 (0) ; |Block1|ROM:inst2 ;
; |YIMAQI:inst3| ; 7 (7) ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 0 (0) ; |Block1|YIMAQI:inst3 ;
; |clock800:inst4| ; 26 (17) ; 11 ; 0 ; 0 ; 15 (6) ; 0 (0) ; 11 (11) ; 10 (1) ; |Block1|clock800:inst4 ;
; |lpm_add_sub:add_rtl_1| ; 9 (0) ; 0 ; 0 ; 0 ; 9 (0) ; 0 (0) ; 0 (0) ; 9 (0) ; |Block1|clock800:inst4|lpm_add_sub:add_rtl_1 ;
; |addcore:adder| ; 9 (1) ; 0 ; 0 ; 0 ; 9 (1) ; 0 (0) ; 0 (0) ; 9 (1) ; |Block1|clock800:inst4|lpm_add_sub:add_rtl_1|addcore:adder ;
; |a_csnbuffer:result_node| ; 8 (8) ; 0 ; 0 ; 0 ; 8 (8) ; 0 (0) ; 0 (0) ; 8 (8) ; |Block1|clock800:inst4|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------------------------------------------------------------------------------+
+---------------------------------+
; Delay Chain Summary ;
+--------+----------+-------------+
; Name ; Pin Type ; Pad to Core ;
+--------+----------+-------------+
; CR ; Input ; OFF ;
; hzsel ; Input ; OFF ;
; clkin ; Input ; OFF ;
; L15 ; Output ; OFF ;
; L14 ; Output ; OFF ;
; L13 ; Output ; OFF ;
; L12 ; Output ; OFF ;
; L11 ; Output ; OFF ;
; L10 ; Output ; OFF ;
; L9 ; Output ; OFF ;
; L8 ; Output ; OFF ;
; L7 ; Output ; OFF ;
; L6 ; Output ; OFF ;
; L5 ; Output ; OFF ;
; L4 ; Output ; OFF ;
; L3 ; Output ; OFF ;
; L2 ; Output ; OFF ;
; L1 ; Output ; OFF ;
; L0 ; Output ; OFF ;
; G ; Output ; OFF ;
; F ; Output ; OFF ;
; E ; Output ; OFF ;
; D ; Output ; OFF ;
; C ; Output ; OFF ;
; B ; Output ; OFF ;
; A ; Output ; OFF ;
; SEL3 ; Output ; OFF ;
; SEL2 ; Output ; OFF ;
; SEL1 ; Output ; OFF ;
; SEL0 ; Output ; OFF ;
; LED[7] ; Output ; OFF ;
; LED[6] ; Output ; OFF ;
; LED[5] ; Output ; OFF ;
; LED[4] ; Output ; OFF ;
; LED[3] ; Output ; OFF ;
; LED[2] ; Output ; OFF ;
; LED[1] ; Output ; OFF ;
; LED[0] ; Output ; OFF ;
+--------+----------+-------------+
+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/ledTJUCI/Block1.pin.
+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
Info: Version 4.1 Build 181 06/29/2004 SJ Full Version
Info: Processing started: Tue Aug 09 14:51:42 2005
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off Block1 -c Block1
Info: Selected device EPF10K10LC84-4 for design Block1
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
Info: Assuming a global fmax requirement of 1000 MHz
Info: Not setting a global tsu requirement
Info: Not setting a global tco requirement
Info: Not setting a global tpd requirement
Info: Inserted 5 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Tue Aug 09 2005 at 14:51:44
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time = 0 seconds
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time = 3 seconds
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time = 0 seconds
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
Info: Processing ended: Tue Aug 09 14:51:49 2005
Info: Elapsed time: 00:00:06
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -