tri8.v

来自「在Maxplus软件平台开发的」· Verilog 代码 · 共 7 行

module tri8(in,en,out);
    input[7:0]   in;
    input         en;
    output[7:0] out;
        assign out = en? in:8'bzzzzzzzz;
endmodule