📄 recv.rpt
字号:
A22 3/ 8( 37%) 3/ 8( 37%) 2/ 8( 25%) 0/2 0/2 6/22( 27%)
A23 8/ 8(100%) 5/ 8( 62%) 4/ 8( 50%) 1/2 1/2 3/22( 13%)
A24 8/ 8(100%) 1/ 8( 12%) 1/ 8( 12%) 2/2 1/2 11/22( 50%)
B1 8/ 8(100%) 1/ 8( 12%) 2/ 8( 25%) 2/2 1/2 10/22( 45%)
B2 7/ 8( 87%) 0/ 8( 0%) 2/ 8( 25%) 2/2 1/2 10/22( 45%)
B3 8/ 8(100%) 6/ 8( 75%) 2/ 8( 25%) 1/2 1/2 9/22( 40%)
B4 8/ 8(100%) 1/ 8( 12%) 0/ 8( 0%) 1/2 0/2 12/22( 54%)
B5 7/ 8( 87%) 1/ 8( 12%) 2/ 8( 25%) 2/2 1/2 11/22( 50%)
B6 8/ 8(100%) 1/ 8( 12%) 1/ 8( 12%) 2/2 1/2 10/22( 45%)
B7 8/ 8(100%) 0/ 8( 0%) 4/ 8( 50%) 2/2 1/2 6/22( 27%)
B8 8/ 8(100%) 0/ 8( 0%) 3/ 8( 37%) 2/2 1/2 9/22( 40%)
B9 8/ 8(100%) 0/ 8( 0%) 3/ 8( 37%) 1/2 1/2 7/22( 31%)
B10 8/ 8(100%) 0/ 8( 0%) 4/ 8( 50%) 1/2 1/2 7/22( 31%)
B11 8/ 8(100%) 1/ 8( 12%) 4/ 8( 50%) 2/2 1/2 9/22( 40%)
B12 8/ 8(100%) 1/ 8( 12%) 4/ 8( 50%) 2/2 1/2 6/22( 27%)
B13 8/ 8(100%) 1/ 8( 12%) 3/ 8( 37%) 2/2 1/2 6/22( 27%)
B14 7/ 8( 87%) 0/ 8( 0%) 2/ 8( 25%) 2/2 1/2 11/22( 50%)
B15 7/ 8( 87%) 1/ 8( 12%) 1/ 8( 12%) 2/2 1/2 10/22( 45%)
B16 6/ 8( 75%) 1/ 8( 12%) 2/ 8( 25%) 2/2 1/2 6/22( 27%)
B17 8/ 8(100%) 3/ 8( 37%) 1/ 8( 12%) 2/2 1/2 14/22( 63%)
B18 8/ 8(100%) 1/ 8( 12%) 5/ 8( 62%) 2/2 1/2 4/22( 18%)
B19 8/ 8(100%) 2/ 8( 25%) 1/ 8( 12%) 2/2 1/2 8/22( 36%)
B20 8/ 8(100%) 0/ 8( 0%) 4/ 8( 50%) 2/2 1/2 6/22( 27%)
B21 8/ 8(100%) 1/ 8( 12%) 2/ 8( 25%) 2/2 1/2 11/22( 50%)
B22 8/ 8(100%) 0/ 8( 0%) 4/ 8( 50%) 2/2 1/2 7/22( 31%)
B23 8/ 8(100%) 1/ 8( 12%) 4/ 8( 50%) 2/2 1/2 4/22( 18%)
B24 8/ 8(100%) 2/ 8( 25%) 0/ 8( 0%) 1/2 0/2 14/22( 63%)
C1 8/ 8(100%) 1/ 8( 12%) 4/ 8( 50%) 1/2 0/2 12/22( 54%)
C2 2/ 8( 25%) 0/ 8( 0%) 1/ 8( 12%) 0/2 0/2 6/22( 27%)
C3 8/ 8(100%) 1/ 8( 12%) 4/ 8( 50%) 1/2 0/2 12/22( 54%)
C4 2/ 8( 25%) 0/ 8( 0%) 1/ 8( 12%) 0/2 0/2 6/22( 27%)
C5 7/ 8( 87%) 0/ 8( 0%) 3/ 8( 37%) 1/2 1/2 5/22( 22%)
C6 7/ 8( 87%) 1/ 8( 12%) 4/ 8( 50%) 1/2 0/2 10/22( 45%)
C7 7/ 8( 87%) 1/ 8( 12%) 3/ 8( 37%) 1/2 0/2 12/22( 54%)
C8 8/ 8(100%) 1/ 8( 12%) 4/ 8( 50%) 1/2 0/2 13/22( 59%)
C9 8/ 8(100%) 2/ 8( 25%) 3/ 8( 37%) 1/2 0/2 11/22( 50%)
C10 8/ 8(100%) 0/ 8( 0%) 5/ 8( 62%) 0/2 0/2 11/22( 50%)
C11 8/ 8(100%) 1/ 8( 12%) 4/ 8( 50%) 1/2 0/2 13/22( 59%)
C12 7/ 8( 87%) 1/ 8( 12%) 3/ 8( 37%) 1/2 0/2 12/22( 54%)
C13 8/ 8(100%) 0/ 8( 0%) 5/ 8( 62%) 1/2 1/2 7/22( 31%)
C14 8/ 8(100%) 2/ 8( 25%) 3/ 8( 37%) 1/2 1/2 12/22( 54%)
C15 8/ 8(100%) 1/ 8( 12%) 0/ 8( 0%) 1/2 1/2 20/22( 90%)
C16 8/ 8(100%) 1/ 8( 12%) 0/ 8( 0%) 1/2 1/2 20/22( 90%)
C17 8/ 8(100%) 1/ 8( 12%) 3/ 8( 37%) 1/2 1/2 9/22( 40%)
C18 6/ 8( 75%) 4/ 8( 50%) 3/ 8( 37%) 1/2 1/2 10/22( 45%)
C19 8/ 8(100%) 1/ 8( 12%) 0/ 8( 0%) 1/2 1/2 20/22( 90%)
C20 8/ 8(100%) 1/ 8( 12%) 0/ 8( 0%) 1/2 1/2 20/22( 90%)
C21 8/ 8(100%) 4/ 8( 50%) 5/ 8( 62%) 1/2 1/2 6/22( 27%)
C22 8/ 8(100%) 1/ 8( 12%) 0/ 8( 0%) 1/2 1/2 20/22( 90%)
C23 8/ 8(100%) 2/ 8( 25%) 0/ 8( 0%) 1/2 0/2 17/22( 77%)
C24 8/ 8(100%) 0/ 8( 0%) 2/ 8( 25%) 1/2 0/2 17/22( 77%)
D4 7/ 8( 87%) 0/ 8( 0%) 3/ 8( 37%) 2/2 1/2 8/22( 36%)
D5 8/ 8(100%) 0/ 8( 0%) 2/ 8( 25%) 2/2 1/2 7/22( 31%)
D6 8/ 8(100%) 0/ 8( 0%) 2/ 8( 25%) 2/2 1/2 7/22( 31%)
D7 5/ 8( 62%) 1/ 8( 12%) 1/ 8( 12%) 0/2 0/2 11/22( 50%)
D8 8/ 8(100%) 0/ 8( 0%) 2/ 8( 25%) 2/2 1/2 6/22( 27%)
D11 8/ 8(100%) 0/ 8( 0%) 2/ 8( 25%) 2/2 1/2 6/22( 27%)
D12 3/ 8( 37%) 0/ 8( 0%) 2/ 8( 25%) 2/2 1/2 4/22( 18%)
D13 8/ 8(100%) 1/ 8( 12%) 0/ 8( 0%) 1/2 0/2 14/22( 63%)
D14 8/ 8(100%) 0/ 8( 0%) 4/ 8( 50%) 2/2 1/2 6/22( 27%)
D15 5/ 8( 62%) 0/ 8( 0%) 3/ 8( 37%) 2/2 1/2 4/22( 18%)
D16 3/ 8( 37%) 0/ 8( 0%) 2/ 8( 25%) 2/2 1/2 4/22( 18%)
D18 5/ 8( 62%) 0/ 8( 0%) 3/ 8( 37%) 2/2 1/2 4/22( 18%)
D19 7/ 8( 87%) 0/ 8( 0%) 3/ 8( 37%) 2/2 1/2 7/22( 31%)
D21 8/ 8(100%) 1/ 8( 12%) 2/ 8( 25%) 1/2 0/2 15/22( 68%)
D22 8/ 8(100%) 2/ 8( 25%) 2/ 8( 25%) 2/2 1/2 7/22( 31%)
D23 5/ 8( 62%) 1/ 8( 12%) 1/ 8( 12%) 2/2 1/2 7/22( 31%)
D24 8/ 8(100%) 1/ 8( 12%) 3/ 8( 37%) 2/2 1/2 10/22( 45%)
E1 8/ 8(100%) 0/ 8( 0%) 3/ 8( 37%) 2/2 1/2 7/22( 31%)
E2 7/ 8( 87%) 1/ 8( 12%) 0/ 8( 0%) 1/2 0/2 13/22( 59%)
E3 8/ 8(100%) 1/ 8( 12%) 4/ 8( 50%) 2/2 1/2 4/22( 18%)
E4 3/ 8( 37%) 1/ 8( 12%) 1/ 8( 12%) 2/2 1/2 4/22( 18%)
E5 7/ 8( 87%) 0/ 8( 0%) 2/ 8( 25%) 2/2 1/2 11/22( 50%)
E6 6/ 8( 75%) 0/ 8( 0%) 2/ 8( 25%) 2/2 1/2 9/22( 40%)
E7 8/ 8(100%) 1/ 8( 12%) 2/ 8( 25%) 2/2 1/2 10/22( 45%)
E8 8/ 8(100%) 1/ 8( 12%) 3/ 8( 37%) 2/2 1/2 7/22( 31%)
E9 4/ 8( 50%) 1/ 8( 12%) 1/ 8( 12%) 2/2 1/2 6/22( 27%)
E10 8/ 8(100%) 2/ 8( 25%) 3/ 8( 37%) 2/2 1/2 7/22( 31%)
E11 8/ 8(100%) 1/ 8( 12%) 2/ 8( 25%) 2/2 1/2 11/22( 50%)
E12 8/ 8(100%) 1/ 8( 12%) 1/ 8( 12%) 2/2 1/2 14/22( 63%)
E13 5/ 8( 62%) 0/ 8( 0%) 3/ 8( 37%) 2/2 1/2 4/22( 18%)
E14 8/ 8(100%) 0/ 8( 0%) 3/ 8( 37%) 1/2 1/2 6/22( 27%)
E15 5/ 8( 62%) 1/ 8( 12%) 1/ 8( 12%) 2/2 1/2 6/22( 27%)
E16 7/ 8( 87%) 3/ 8( 37%) 0/ 8( 0%) 1/2 1/2 12/22( 54%)
E20 2/ 8( 25%) 1/ 8( 12%) 1/ 8( 12%) 1/2 1/2 8/22( 36%)
E21 8/ 8(100%) 3/ 8( 37%) 3/ 8( 37%) 1/2 1/2 7/22( 31%)
E24 8/ 8(100%) 0/ 8( 0%) 3/ 8( 37%) 1/2 1/2 7/22( 31%)
F1 8/ 8(100%) 2/ 8( 25%) 3/ 8( 37%) 1/2 1/2 10/22( 45%)
F2 8/ 8(100%) 2/ 8( 25%) 2/ 8( 25%) 1/2 1/2 12/22( 54%)
F5 8/ 8(100%) 2/ 8( 25%) 3/ 8( 37%) 1/2 1/2 11/22( 50%)
F6 3/ 8( 37%) 1/ 8( 12%) 1/ 8( 12%) 1/2 0/2 3/22( 13%)
F7 8/ 8(100%) 1/ 8( 12%) 5/ 8( 62%) 1/2 1/2 6/22( 27%)
F10 8/ 8(100%) 0/ 8( 0%) 8/ 8(100%) 1/2 1/2 4/22( 18%)
F11 8/ 8(100%) 3/ 8( 37%) 4/ 8( 50%) 1/2 1/2 7/22( 31%)
F12 5/ 8( 62%) 1/ 8( 12%) 2/ 8( 25%) 1/2 0/2 10/22( 45%)
F13 7/ 8( 87%) 1/ 8( 12%) 1/ 8( 12%) 2/2 1/2 10/22( 45%)
F14 7/ 8( 87%) 1/ 8( 12%) 2/ 8( 25%) 2/2 1/2 6/22( 27%)
F16 8/ 8(100%) 1/ 8( 12%) 1/ 8( 12%) 2/2 1/2 10/22( 45%)
F17 8/ 8(100%) 1/ 8( 12%) 1/ 8( 12%) 2/2 1/2 14/22( 63%)
F18 8/ 8(100%) 2/ 8( 25%) 2/ 8( 25%) 2/2 1/2 6/22( 27%)
F19 8/ 8(100%) 1/ 8( 12%) 1/ 8( 12%) 2/2 1/2 13/22( 59%)
F20 8/ 8(100%) 0/ 8( 0%) 4/ 8( 50%) 2/2 1/2 6/22( 27%)
F21 8/ 8(100%) 0/ 8( 0%) 4/ 8( 50%) 2/2 1/2 6/22( 27%)
F22 8/ 8(100%) 1/ 8( 12%) 3/ 8( 37%) 2/2 1/2 6/22( 27%)
F23 7/ 8( 87%) 2/ 8( 25%) 0/ 8( 0%) 2/2 1/2 10/22( 45%)
F24 6/ 8( 75%) 0/ 8( 0%) 2/ 8( 25%) 2/2 1/2 9/22( 40%)
Embedded Column Row
Array Embedded Interconnect Interconnect Read/ External
Block Cells Driven Driven Clocks Write Interconnect
C25 8/8 (100%) 0/8 ( 0%) 8/8 (100%) 1/2 2/2 17/22( 77%)
F25 8/8 (100%) 8/8 (100%) 1/8 ( 12%) 1/2 2/2 17/22( 77%)
Total dedicated input pins used: 1/6 ( 16%)
Total I/O pins used: 28/96 ( 29%)
Total logic cells used: 858/1152 ( 74%)
Total embedded cells used: 16/48 ( 33%)
Total EABs used: 2/6 ( 33%)
Average fan-in: 2.29/4 ( 57%)
Total fan-in: 1972/4608 ( 42%)
Total input pins required: 6
Total input I/O cell registers required: 0
Total output pins required: 15
Total output I/O cell registers required: 0
Total buried I/O cell registers required: 0
Total bidirectional pins required: 8
Total reserved pins required 0
Total logic cells required: 858
Total flipflops required: 564
Total packed registers required: 0
Total logic cells in carry chains: 0
Total number of carry chains: 0
Total logic cells in cascade chains: 0
Total number of cascade chains: 0
Total single-pin Clock Enables required: 0
Total single-pin Output Enables required: 0
Synthesized logic cells: 94/1152 ( 8%)
Logic Cell and Embedded Cell Counts
Column: 01 02 03 04 05 06 07 08 09 10 11 12 EA 13 14 15 16 17 18 19 20 21 22 23 24 Total(LC/EC)
A: 0 8 8 8 0 0 8 7 0 7 3 0 0 8 6 1 8 3 8 8 3 8 3 8 8 121/0
B: 8 7 8 8 7 8 8 8 8 8 8 8 0 8 7 7 6 8 8 8 8 8 8 8 8 186/0
C: 8 2 8 2 7 7 7 8 8 8 8 7 8 8 8 8 8 8 6 8 8 8 8 8 8 174/8
D: 0 0 0 7 8 8 5 8 0 0 8 3 0 8 8 5 3 0 5 7 0 8 8 5 8 112/0
E: 8 7 8 3 7 6 8 8 4 8 8 8 0 5 8 5 7 0 0 0 2 8 0 0 8 126/0
F: 8 8 0 0 8 3 8 0 0 8 8 5 8 7 7 0 8 8 8 8 8 8 8 7 6 139/8
Total: 32 32 32 28 37 32 44 39 20 39 43 31 16 44 44 26 40 27 35 39 29 48 35 36 46 858/16
Device-Specific Information: e:\aa2\recv\recv.rpt
recv
** INPUTS **
Fan-In Fan-Out
Pin LC EC Row Col Primitive Code INP FBK OUT FBK Name
55 - - - -- INPUT G 0 0 0 3 CLK
130 - - - 15 BIDIR 0 1 0 1 D0
131 - - - 16 BIDIR 0 1 0 1 D1
132 - - - 16 BIDIR 0 1 0 1 D2
133 - - - 18 BIDIR 0 1 0 1 D3
135 - - - 19 BIDIR 0 1 0 1 D4
136 - - - 20 BIDIR 0 1 0 1 D5
137 - - - 20 BIDIR 0 1 0 1 D6
138 - - - 21 BIDIR 0 1 0 1 D7
119 - - - 07 INPUT 0 0 0 6 D13
120 - - - 08 INPUT 0 0 0 6 D14
121 - - - 10 INPUT 0 0 0 6 D15
118 - - - 06 INPUT 0 0 0 2 /RD
117 - - - 05 INPUT 0 0 0 1 /WR
Code:
s = Synthesized pin or logic cell
+ = Synchronous flipflop
/ = Slow slew-rate output
! = NOT gate push-back
r = Fitter-inserted logic cell
@ = Uses single-pin Clock Enable
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -