📄 interleave.rpt
字号:
?? - - ? ? OUTPUT 0 1 0 0 DATA9_6
?? - - ? ? OUTPUT 0 1 0 0 DATA9_7
?? - - ? ? OUTPUT 0 1 0 0 DATA10_0
?? - - ? ? OUTPUT 0 1 0 0 DATA10_1
?? - - ? ? OUTPUT 0 1 0 0 DATA10_2
?? - - ? ? OUTPUT 0 1 0 0 DATA10_3
?? - - ? ? OUTPUT 0 1 0 0 DATA10_4
?? - - ? ? OUTPUT 0 1 0 0 DATA10_5
?? - - ? ? OUTPUT 0 1 0 0 DATA10_6
?? - - ? ? OUTPUT 0 1 0 0 DATA10_7
?? - - ? ? OUTPUT 0 1 0 0 DATA11_0
?? - - ? ? OUTPUT 0 1 0 0 DATA11_1
?? - - ? ? OUTPUT 0 1 0 0 DATA11_2
?? - - ? ? OUTPUT 0 1 0 0 DATA11_3
?? - - ? ? OUTPUT 0 1 0 0 DATA11_4
?? - - ? ? OUTPUT 0 1 0 0 DATA11_5
?? - - ? ? OUTPUT 0 1 0 0 DATA11_6
?? - - ? ? OUTPUT 0 1 0 0 DATA11_7
?? - - ? ? OUTPUT 0 1 0 0 DATA12_0
?? - - ? ? OUTPUT 0 1 0 0 DATA12_1
?? - - ? ? OUTPUT 0 1 0 0 DATA12_2
?? - - ? ? OUTPUT 0 1 0 0 DATA12_3
?? - - ? ? OUTPUT 0 1 0 0 DATA12_4
?? - - ? ? OUTPUT 0 1 0 0 DATA12_5
?? - - ? ? OUTPUT 0 1 0 0 DATA12_6
?? - - ? ? OUTPUT 0 1 0 0 DATA12_7
?? - - ? ? OUTPUT 0 1 0 0 DATA13_0
?? - - ? ? OUTPUT 0 1 0 0 DATA13_1
?? - - ? ? OUTPUT 0 1 0 0 DATA13_2
?? - - ? ? OUTPUT 0 1 0 0 DATA13_3
?? - - ? ? OUTPUT 0 1 0 0 DATA13_4
?? - - ? ? OUTPUT 0 1 0 0 DATA13_5
?? - - ? ? OUTPUT 0 1 0 0 DATA13_6
?? - - ? ? OUTPUT 0 1 0 0 DATA13_7
?? - - ? ? OUTPUT 0 1 0 0 DATA14_0
?? - - ? ? OUTPUT 0 1 0 0 DATA14_1
?? - - ? ? OUTPUT 0 1 0 0 DATA14_2
?? - - ? ? OUTPUT 0 1 0 0 DATA14_3
?? - - ? ? OUTPUT 0 1 0 0 DATA14_4
?? - - ? ? OUTPUT 0 1 0 0 DATA14_5
?? - - ? ? OUTPUT 0 1 0 0 DATA14_6
?? - - ? ? OUTPUT 0 1 0 0 DATA14_7
?? - - ? ? OUTPUT 0 1 0 0 DATA15_0
?? - - ? ? OUTPUT 0 1 0 0 DATA15_1
?? - - ? ? OUTPUT 0 1 0 0 DATA15_2
?? - - ? ? OUTPUT 0 1 0 0 DATA15_3
?? - - ? ? OUTPUT 0 1 0 0 DATA15_4
?? - - ? ? OUTPUT 0 1 0 0 DATA15_5
?? - - ? ? OUTPUT 0 1 0 0 DATA15_6
?? - - ? ? OUTPUT 0 1 0 0 DATA15_7
?? - - ? ? OUTPUT 0 1 0 0 DATA16_0
?? - - ? ? OUTPUT 0 1 0 0 DATA16_1
?? - - ? ? OUTPUT 0 1 0 0 DATA16_2
?? - - ? ? OUTPUT 0 1 0 0 DATA16_3
?? - - ? ? OUTPUT 0 1 0 0 DATA16_4
?? - - ? ? OUTPUT 0 1 0 0 DATA16_5
?? - - ? ? OUTPUT 0 1 0 0 DATA16_6
?? - - ? ? OUTPUT 0 1 0 0 DATA16_7
?? - - ? ? OUTPUT 0 1 0 0 DATA17_0
?? - - ? ? OUTPUT 0 1 0 0 DATA17_1
?? - - ? ? OUTPUT 0 1 0 0 DATA17_2
?? - - ? ? OUTPUT 0 1 0 0 DATA17_3
?? - - ? ? OUTPUT 0 1 0 0 DATA17_4
?? - - ? ? OUTPUT 0 1 0 0 DATA17_5
?? - - ? ? OUTPUT 0 1 0 0 DATA17_6
?? - - ? ? OUTPUT 0 1 0 0 DATA17_7
?? - - ? ? OUTPUT 0 1 0 0 DATA18_0
?? - - ? ? OUTPUT 0 1 0 0 DATA18_1
?? - - ? ? OUTPUT 0 1 0 0 DATA18_2
?? - - ? ? OUTPUT 0 1 0 0 DATA18_3
?? - - ? ? OUTPUT 0 1 0 0 DATA18_4
?? - - ? ? OUTPUT 0 1 0 0 DATA18_5
?? - - ? ? OUTPUT 0 1 0 0 DATA18_6
?? - - ? ? OUTPUT 0 1 0 0 DATA18_7
?? - - ? ? OUTPUT 0 1 0 0 DATA19_0
?? - - ? ? OUTPUT 0 1 0 0 DATA19_1
?? - - ? ? OUTPUT 0 1 0 0 DATA19_2
?? - - ? ? OUTPUT 0 1 0 0 DATA19_3
?? - - ? ? OUTPUT 0 1 0 0 DATA19_4
?? - - ? ? OUTPUT 0 1 0 0 DATA19_5
?? - - ? ? OUTPUT 0 1 0 0 DATA19_6
?? - - ? ? OUTPUT 0 1 0 0 DATA19_7
?? - - ? ? OUTPUT 0 1 0 0 DATA20_0
?? - - ? ? OUTPUT 0 1 0 0 DATA20_1
?? - - ? ? OUTPUT 0 1 0 0 DATA20_2
?? - - ? ? OUTPUT 0 1 0 0 DATA20_3
?? - - ? ? OUTPUT 0 1 0 0 DATA20_4
?? - - ? ? OUTPUT 0 1 0 0 DATA20_5
?? - - ? ? OUTPUT 0 1 0 0 DATA20_6
?? - - ? ? OUTPUT 0 1 0 0 DATA20_7
?? - - ? ? OUTPUT 0 1 0 0 DATA21_0
?? - - ? ? OUTPUT 0 1 0 0 DATA21_1
?? - - ? ? OUTPUT 0 1 0 0 DATA21_2
?? - - ? ? OUTPUT 0 1 0 0 DATA21_3
?? - - ? ? OUTPUT 0 1 0 0 DATA21_4
?? - - ? ? OUTPUT 0 1 0 0 DATA21_5
?? - - ? ? OUTPUT 0 1 0 0 DATA21_6
?? - - ? ? OUTPUT 0 1 0 0 DATA21_7
?? - - ? ? OUTPUT 0 1 0 0 DATA22_0
?? - - ? ? OUTPUT 0 1 0 0 DATA22_1
?? - - ? ? OUTPUT 0 1 0 0 DATA22_2
?? - - ? ? OUTPUT 0 1 0 0 DATA22_3
?? - - ? ? OUTPUT 0 1 0 0 DATA22_4
?? - - ? ? OUTPUT 0 1 0 0 DATA22_5
?? - - ? ? OUTPUT 0 1 0 0 DATA22_6
?? - - ? ? OUTPUT 0 1 0 0 DATA22_7
?? - - ? ? OUTPUT 0 1 0 0 DATA23_0
?? - - ? ? OUTPUT 0 1 0 0 DATA23_1
?? - - ? ? OUTPUT 0 1 0 0 DATA23_2
?? - - ? ? OUTPUT 0 1 0 0 DATA23_3
?? - - ? ? OUTPUT 0 1 0 0 DATA23_4
?? - - ? ? OUTPUT 0 1 0 0 DATA23_5
?? - - ? ? OUTPUT 0 1 0 0 DATA23_6
?? - - ? ? OUTPUT 0 1 0 0 DATA23_7
Code:
s = Synthesized pin or logic cell
+ = Synchronous flipflop
/ = Slow slew-rate output
! = NOT gate push-back
r = Fitter-inserted logic cell
@ = Uses single-pin Clock Enable
& = Uses single-pin Output Enable
Device-Specific Information: e:\work\20\tran\interleave.rpt
interleave
** BURIED LOGIC **
Fan-In Fan-Out
IOC LC EC Row Col Primitive Code INP FBK OUT FBK Name
- ?? - ? ? DFFE + 1 0 0 2 |16bitshift:46|74595a:19|:6
- ?? - ? ? DFFE + 0 1 0 2 |16bitshift:46|74595a:19|:7
- ?? - ? ? DFFE + 0 1 1 0 |16bitshift:46|74595a:19|QA (|16bitshift:46|74595a:19|:8)
- ?? - ? ? DFFE + 0 1 1 0 |16bitshift:46|74595a:19|QB (|16bitshift:46|74595a:19|:10)
- ?? - ? ? DFFE + 0 1 1 0 |16bitshift:46|74595a:19|QC (|16bitshift:46|74595a:19|:13)
- ?? - ? ? DFFE + 0 1 0 2 |16bitshift:46|74595a:19|:14
- ?? - ? ? DFFE + 0 1 0 2 |16bitshift:46|74595a:19|:15
- ?? - ? ? DFFE + 0 1 1 0 |16bitshift:46|74595a:19|QD (|16bitshift:46|74595a:19|:16)
- ?? - ? ? DFFE + 0 1 1 0 |16bitshift:46|74595a:19|QE (|16bitshift:46|74595a:19|:19)
- ?? - ? ? DFFE + 0 1 0 2 |16bitshift:46|74595a:19|:20
- ?? - ? ? DFFE + 0 1 0 2 |16bitshift:46|74595a:19|:21
- ?? - ? ? DFFE + 0 1 1 0 |16bitshift:46|74595a:19|QF (|16bitshift:46|74595a:19|:22)
- ?? - ? ? DFFE + 0 1 1 0 |16bitshift:46|74595a:19|QG (|16bitshift:46|74595a:19|:25)
- ?? - ? ? DFFE + 0 1 0 2 |16bitshift:46|74595a:19|:26
- ?? - ? ? DFFE + 0 1 0 2 |16bitshift:46|74595a:19|QHN (|16bitshift:46|74595a:19|:27)
- ?? - ? ? DFFE + 0 1 1 0 |16bitshift:46|74595a:19|QH (|16bitshift:46|74595a:19|:28)
- ?? - ? ? DFFE + 0 1 0 2 |16bitshift:46|74595a:20|:6
- ?? - ? ? DFFE + 0 1 0 2 |16bitshift:46|74595a:20|:7
- ?? - ? ? DFFE + 0 1 1 0 |16bitshift:46|74595a:20|QA (|16bitshift:46|74595a:20|:8)
- ?? - ? ? DFFE + 0 1 1 0 |16bitshift:46|74595a:20|QB (|16bitshift:46|74595a:20|:10)
- ?? - ? ? DFFE + 0 1 1 0 |16bitshift:46|74595a:20|QC (|16bitshift:46|74595a:20|:13)
- ?? - ? ? DFFE + 0 1 0 2 |16bitshift:46|74595a:20|:14
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -