📄 429_enc_dec.map.rpt
字号:
; lpm_fifo0:inst9|dcfifo:dcfifo_component|dcfifo_vos:auto_generated|dffpipe_er2:ws_brp|dffe4a[0]~12 ; inst11 ; Created ;
; lpm_fifo0:inst9|dcfifo:dcfifo_component|dcfifo_vos:auto_generated|dffpipe_er2:ws_brp|dffe4a[0]~13 ; inst11 ; Created ;
; lpm_fifo0:inst9|dcfifo:dcfifo_component|dcfifo_vos:auto_generated|dffpipe_er2:ws_brp|dffe4a[0]~14 ; inst11 ; Created ;
+---------------------------------------------------------------------------------------------------+----------------------+-----------------+
+----------------------------------------------------------------+
; WYSIWYG Cells ;
+--------------------------------------------------------+-------+
; Statistic ; Value ;
+--------------------------------------------------------+-------+
; Number of WYSIWYG cells ; 46 ;
; Number of synthesis-generated cells ; 198 ;
; Number of WYSIWYG LUTs ; 29 ;
; Number of synthesis-generated LUTs ; 50 ;
; Number of WYSIWYG registers ; 17 ;
; Number of synthesis-generated registers ; 148 ;
; Number of cells with combinational logic only ; 79 ;
; Number of cells with registers only ; 165 ;
; Number of cells with combinational logic and registers ; 0 ;
+--------------------------------------------------------+-------+
+------------------------------------------------------+
; General Register Statistics ;
+----------------------------------------------+-------+
; Statistic ; Value ;
+----------------------------------------------+-------+
; Number of registers using Synchronous Clear ; 0 ;
; Number of registers using Synchronous Load ; 0 ;
; Number of registers using Asynchronous Clear ; 54 ;
; Number of registers using Asynchronous Load ; 0 ;
; Number of registers using Clock Enable ; 46 ;
; Number of registers using Output Enable ; 0 ;
; Number of registers using Preset ; 0 ;
+----------------------------------------------+-------+
+-----------+
; Hierarchy ;
+-----------+
429_enc_dec
|-- rx_input:inst
|-- clk_div:inst1
|-- bclk_gen:b1
|-- onessfr:inst2
|-- R_SY_D_FF:d2
|-- null1sfr:inst3
|-- R_SY_D_FF1:d3
|-- zerossfr:inst4
|-- R_SY_D_FF:d1
|-- word_gap_timer:inst5
|-- seq_ctr:inst6
|-- bit_cnt:inst7
|-- lpm_counter:bit_counter_rtl_0
|-- cntr_vo7:auto_generated
|-- R_SY_D_FF1:d1
|-- R_SY_D_FF1:d2
|-- data_sfr:inst8
|-- data_lath:data_lath1
|-- lpm_fifo0:inst9
|-- dcfifo:dcfifo_component
|-- dcfifo_vos:auto_generated
|-- altsyncram_2hp:fifo_ram
|-- a_graycounter_aq5:rdptr_g1p
|-- alt_synch_pipe_h62:rs_dgwp
|-- dffpipe_h62:dffpipe2
|-- a_graycounter_5j6:wrptr_g1p
|-- a_gray2bin_8cb:wrptr_g_gray2bin
|-- add_sub_u5c:wrusedw_sub
|-- dffpipe_er2:ws_brp
|-- dffpipe_er2:ws_bwp
|-- alt_synch_pipe_h62:ws_dgrp
|-- dffpipe_h62:dffpipe2
|-- a_gray2bin_8cb:ws_dgrp_gray2bin
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity ;
+-----------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name ;
+-----------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------+
; |429_enc_dec ; 79 (1) ; 165 (0) ; 1024 ; 0 ; 0 ; 0 ; 81 ; 0 ; |429_enc_dec ;
; |bit_cnt:inst7| ; 8 (3) ; 7 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|bit_cnt:inst7 ;
; |R_SY_D_FF1:d1| ; 0 (0) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|bit_cnt:inst7|R_SY_D_FF1:d1 ;
; |R_SY_D_FF1:d2| ; 0 (0) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|bit_cnt:inst7|R_SY_D_FF1:d2 ;
; |lpm_counter:bit_counter_rtl_0| ; 5 (0) ; 5 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|bit_cnt:inst7|lpm_counter:bit_counter_rtl_0 ;
; |cntr_vo7:auto_generated| ; 5 (5) ; 5 (5) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|bit_cnt:inst7|lpm_counter:bit_counter_rtl_0|cntr_vo7:auto_generated ;
; |clk_div:inst1| ; 19 (15) ; 11 (8) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|clk_div:inst1 ;
; |bclk_gen:b1| ; 4 (4) ; 3 (3) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|clk_div:inst1|bclk_gen:b1 ;
; |data_sfr:inst8| ; 1 (1) ; 65 (33) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|data_sfr:inst8 ;
; |data_lath:data_lath1| ; 0 (0) ; 32 (32) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|data_sfr:inst8|data_lath:data_lath1 ;
; |lpm_fifo0:inst9| ; 35 (0) ; 45 (0) ; 1024 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|lpm_fifo0:inst9 ;
; |dcfifo:dcfifo_component| ; 35 (0) ; 45 (0) ; 1024 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|lpm_fifo0:inst9|dcfifo:dcfifo_component ;
; |dcfifo_vos:auto_generated| ; 35 (10) ; 45 (14) ; 1024 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|lpm_fifo0:inst9|dcfifo:dcfifo_component|dcfifo_vos:auto_generated ;
; |a_gray2bin_8cb:wrptr_g_gray2bin| ; 4 (4) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|lpm_fifo0:inst9|dcfifo:dcfifo_component|dcfifo_vos:auto_generated|a_gray2bin_8cb:wrptr_g_gray2bin ;
; |a_gray2bin_8cb:ws_dgrp_gray2bin| ; 4 (4) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|lpm_fifo0:inst9|dcfifo:dcfifo_component|dcfifo_vos:auto_generated|a_gray2bin_8cb:ws_dgrp_gray2bin ;
; |a_graycounter_5j6:wrptr_g1p| ; 6 (6) ; 6 (6) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|lpm_fifo0:inst9|dcfifo:dcfifo_component|dcfifo_vos:auto_generated|a_graycounter_5j6:wrptr_g1p ;
; |a_graycounter_aq5:rdptr_g1p| ; 6 (6) ; 6 (6) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|lpm_fifo0:inst9|dcfifo:dcfifo_component|dcfifo_vos:auto_generated|a_graycounter_aq5:rdptr_g1p ;
; |add_sub_u5c:wrusedw_sub| ; 5 (5) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|lpm_fifo0:inst9|dcfifo:dcfifo_component|dcfifo_vos:auto_generated|add_sub_u5c:wrusedw_sub ;
; |alt_synch_pipe_h62:rs_dgwp| ; 0 (0) ; 5 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|lpm_fifo0:inst9|dcfifo:dcfifo_component|dcfifo_vos:auto_generated|alt_synch_pipe_h62:rs_dgwp ;
; |dffpipe_h62:dffpipe2| ; 0 (0) ; 5 (5) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|lpm_fifo0:inst9|dcfifo:dcfifo_component|dcfifo_vos:auto_generated|alt_synch_pipe_h62:rs_dgwp|dffpipe_h62:dffpipe2 ;
; |alt_synch_pipe_h62:ws_dgrp| ; 0 (0) ; 5 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|lpm_fifo0:inst9|dcfifo:dcfifo_component|dcfifo_vos:auto_generated|alt_synch_pipe_h62:ws_dgrp ;
; |dffpipe_h62:dffpipe2| ; 0 (0) ; 5 (5) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|lpm_fifo0:inst9|dcfifo:dcfifo_component|dcfifo_vos:auto_generated|alt_synch_pipe_h62:ws_dgrp|dffpipe_h62:dffpipe2 ;
; |altsyncram_2hp:fifo_ram| ; 0 (0) ; 0 (0) ; 1024 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|lpm_fifo0:inst9|dcfifo:dcfifo_component|dcfifo_vos:auto_generated|altsyncram_2hp:fifo_ram ;
; |dffpipe_er2:ws_brp| ; 0 (0) ; 5 (5) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|lpm_fifo0:inst9|dcfifo:dcfifo_component|dcfifo_vos:auto_generated|dffpipe_er2:ws_brp ;
; |dffpipe_er2:ws_bwp| ; 0 (0) ; 4 (4) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|lpm_fifo0:inst9|dcfifo:dcfifo_component|dcfifo_vos:auto_generated|dffpipe_er2:ws_bwp ;
; |null1sfr:inst3| ; 2 (2) ; 11 (10) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|null1sfr:inst3 ;
; |R_SY_D_FF1:d3| ; 0 (0) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|null1sfr:inst3|R_SY_D_FF1:d3 ;
; |onessfr:inst2| ; 3 (3) ; 11 (10) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|onessfr:inst2 ;
; |R_SY_D_FF:d2| ; 0 (0) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|onessfr:inst2|R_SY_D_FF:d2 ;
; |rx_input:inst| ; 1 (1) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|rx_input:inst ;
; |seq_ctr:inst6| ; 1 (1) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|seq_ctr:inst6 ;
; |word_gap_timer:inst5| ; 5 (5) ; 3 (3) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|word_gap_timer:inst5 ;
; |zerossfr:inst4| ; 3 (3) ; 11 (10) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|zerossfr:inst4 ;
; |R_SY_D_FF:d1| ; 0 (0) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |429_enc_dec|zerossfr:inst4|R_SY_D_FF:d1 ;
+-----------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------+
+--------------------------------+
; Analysis & Synthesis Equations ;
+--------------------------------+
The equations can be found in E:/王云山资料/fpga/429_enc_dec/429_enc_dec.map.eqn.
+----------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read ;
+----------------------------------------------------------+-----------------+
; File Name ; Used in Netlist ;
+----------------------------------------------------------+-----------------+
; null1sfr.v ; yes ;
; 429_enc_dec.bdf ; yes ;
; rx_input.v ; yes ;
; clk_div.v ; yes ;
; zerossfr.v ; yes ;
; word_gap_timer.v ; yes ;
; seq_ctr.v ; yes ;
; R_SY_D_FF.v ; yes ;
; bit_cnt.v ; yes ;
; data_sfr.v ; yes ;
; E:/王云山资料/fpga/429_enc_dec/onessfr.v ; yes ;
; E:/王云山资料/fpga/429_enc_dec/lpm_fifo0.v ; yes ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -