429_enc_dec.fit.rpt

Quartus开发环境下开发的Arinc 429总线收发器工程

; data[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; data[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; data[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; data[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; data[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; data[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; q[31]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[30]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[29]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[28]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[27]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[26]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[25]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[24]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[23]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[22]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[21]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[20]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[19]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[18]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[17]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[16]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; q[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; q[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; q[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; q[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; q[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; q[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; q[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; q[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; q[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; wrusedw[4] ; Output   ; --            ; --            ; --                    ; --  ;
; wrusedw[3] ; Output   ; --            ; --            ; --                    ; --  ;
; wrusedw[2] ; Output   ; --            ; --            ; --                    ; --  ;
; wrusedw[1] ; Output   ; --            ; --            ; --                    ; --  ;
; wrusedw[0] ; Output   ; --            ; --            ; --                    ; --  ;
+------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; rst_n               ;                   ;         ;
; cr0                 ;                   ;         ;
; clk                 ;                   ;         ;
; rdclk               ;                   ;         ;
; rn1a                ;                   ;         ;
; rn1b                ;                   ;         ;
+---------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                             ; Location          ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; bit_cnt:inst7|R_SY_D_FF1:d2|Q                                                    ; LCFF_X27_Y8_N21   ; 5       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; bit_cnt:inst7|R_SY_D_FF1:d2|Q                                                    ; LCFF_X27_Y8_N21   ; 32      ; Clock                      ; yes    ; Global clock         ; GCLK5            ; --                        ;
; bit_cnt:inst7|bit_clk                                                            ; LCCOMB_X25_Y7_N24 ; 38      ; Clock                      ; yes    ; Global clock         ; GCLK3            ; --                        ;
; clk                                                                              ; IOC_X0_Y6_N1      ; 8       ; Clock                      ; yes    ; Global clock         ; GCLK1            ; --                        ;
; clk_div:inst1|bclk_gen:b1|bclk                                                   ; LCFF_X25_Y7_N13   ; 2       ; Clock                      ; yes    ; Global clock         ; GCLK0            ; --                        ;
; clk_div:inst1|bclk_gen:b1|bclk~24                                                ; LCCOMB_X27_Y8_N18 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk_div:inst1|bclk_gen:b1|bcnt[0]                                                ; LCFF_X24_Y9_N31   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk_div:inst1|clk_in                                                             ; LCFF_X27_Y5_N15   ; 34      ; Clock                      ; yes    ; Global clock         ; GCLK7            ; --                        ;
; clk_div:inst1|clk_in                                                             ; LCFF_X27_Y5_N15   ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; inst11                                                                           ; LCCOMB_X27_Y8_N20 ; 29      ; Clock                      ; yes    ; Global clock         ; GCLK6            ; --                        ;
; lpm_fifo0:inst9|dcfifo:dcfifo_component|dcfifo_vos:auto_generated|valid_rdreq~54 ; LCCOMB_X24_Y9_N18 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lpm_fifo0:inst9|dcfifo:dcfifo_component|dcfifo_vos:auto_generated|valid_wrreq~45 ; LCCOMB_X27_Y8_N14 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; onessfr:inst2|R_SY_D_FF:d2|Q                                                     ; LCFF_X22_Y7_N23   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; onessfr:inst2|ones1_nval                                                         ; LCCOMB_X22_Y7_N8  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; onessfr:inst2|ones1_val                                                          ; LCCOMB_X22_Y7_N30 ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; rdclk                                                                            ; IOC_X0_Y6_N0      ; 18      ; Clock                      ; yes    ; Global clock         ; GCLK2            ; --                        ;
; rst_n                                                                            ; IOC_X28_Y7_N3     ; 50      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; seq_ctr:inst6|always0~0                                                          ; LCCOMB_X25_Y7_N8  ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; word_gap_timer:inst5|always0~0                                                   ; LCCOMB_X27_Y7_N0  ; 3       ; Clock                      ; yes    ; Global clock         ; GCLK4            ; --                        ;
; word_gap_timer:inst5|always0~1                                                   ; LCCOMB_X27_Y8_N10 ; 37      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; word_gap_timer:inst5|reduce_nor~0                                                ; LCCOMB_X27_Y6_N26 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; zerossfr:inst4|zeros1_nval                                                       ; LCCOMB_X24_Y9_N4  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; zerossfr:inst4|zeros1_val                                                        ; LCCOMB_X24_Y9_N16 ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                        ;
+--------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; Name                           ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------+---------