429_enc_dec.fit.rpt

Quartus开发环境下开发的Arinc 429总线收发器工程

+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Auto-restart configuration after error       ; On                       ;
; Release clears before tri-states             ; Off                      ;
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Reserve nCEO pin after configuration         ; As output driving ground ;
; Reserve all unused pins                      ; As output driving ground ;
+----------------------------------------------+--------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in E:/王云山资料/fpga/429_enc_dec/429_enc_dec.fit.eqn.


+----------------+
; Floorplan View ;
+----------------+
Floorplan report data cannot be output to ASCII.
Please use Quartus II to view the floorplan report data.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+--------------------------------------------+---------------------------+
; Resource                                   ; Usage                     ;
+--------------------------------------------+---------------------------+
; Total logic elements                       ; 192 / 4,608 ( 4 % )       ;
;     -- Combinational with no register      ; 27                        ;
;     -- Register only                       ; 108                       ;
;     -- Combinational with a register       ; 57                        ;
;                                            ;                           ;
; Logic element usage by number of inputs    ;                           ;
;     -- 4 input functions                   ; 15                        ;
;     -- 3 input functions                   ; 26                        ;
;     -- <=2 input functions                 ; 43                        ;
;     -- Register only                       ; 108                       ;
;         -- Combinational cells for routing ; 88                        ;
;                                            ;                           ;
; Logic elements by mode                     ;                           ;
;     -- normal mode                         ; 60                        ;
;     -- arithmetic mode                     ; 24                        ;
;                                            ;                           ;
; Total LABs                                 ; 47 / 288 ( 16 % )         ;
; User inserted logic cells                  ; 0                         ;
; Virtual pins                               ; 0                         ;
; I/O pins                                   ; 81 / 142 ( 57 % )         ;
;     -- Clock pins                          ; 3 / 4 ( 75 % )            ;
; Global signals                             ; 8                         ;
; M4Ks                                       ; 1 / 26 ( 3 % )            ;
; Total memory bits                          ; 1,024 / 119,808 ( < 1 % ) ;
; Total RAM block bits                       ; 4,608 / 119,808 ( 3 % )   ;
; DSP block 9-bit elements                   ; 0 / 26 ( 0 % )            ;
; Global clocks                              ; 8 / 8 ( 100 % )           ;
; Maximum fan-out node                       ; rst_n                     ;
; Maximum fan-out                            ; 50                        ;
; Total fan-out                              ; 854                       ;
; Average fan-out                            ; 1.99                      ;
+--------------------------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-------+-----------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin #     ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-----------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk   ; X0_Y6_N1  ; 1        ; 0            ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; cr0   ; X28_Y7_N2 ; 3        ; 28           ; 7            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; rdclk ; X0_Y6_N0  ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; rn1a  ; X28_Y7_N1 ; 3        ; 28           ; 7            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; rn1b  ; X28_Y7_N0 ; 3        ; 28           ; 7            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; rst_n ; X28_Y7_N3 ; 3        ; 28           ; 7            ; 3           ; 50                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
+-------+-----------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                               ;
+------------+------------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; Name       ; Pin #      ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ;
+------------+------------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; bit_clk    ; X0_Y5_N1   ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; clk_in     ; X28_Y5_N1  ; 3        ; 28           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; data[0]    ; X28_Y3_N0  ; 3        ; 28           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; data[10]   ; X21_Y0_N0  ; 4        ; 21           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; data[11]   ; X28_Y3_N2  ; 3        ; 28           ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; data[12]   ; X17_Y0_N1  ; 4        ; 17           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; data[13]   ; X17_Y14_N1 ; 2        ; 17           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; data[14]   ; X21_Y0_N2  ; 4        ; 21           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; data[15]   ; X19_Y14_N0 ; 2        ; 19           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; data[16]   ; X12_Y0_N0  ; 4        ; 12           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;