lianglu.hier_info

该程序可是多路频率检测

|lianglu
Clr => Q1[11].ACLR
Clr => Q1[10].ACLR
Clr => Q1[9].ACLR
Clr => Q1[8].ACLR
Clr => Q1[7].ACLR
Clr => Q1[6].ACLR
Clr => Q1[5].ACLR
Clr => Q1[4].ACLR
Clr => Q1[3].ACLR
Clr => Q1[2].ACLR
Clr => Q1[1].ACLR
Clr => Q1[0].ACLR
Clr => Q2[11].ACLR
Clr => Q2[10].ACLR
Clr => Q2[9].ACLR
Clr => Q2[8].ACLR
Clr => Q2[7].ACLR
Clr => Q2[6].ACLR
Clr => Q2[5].ACLR
Clr => Q2[4].ACLR
Clr => Q2[3].ACLR
Clr => Q2[2].ACLR
Clr => Q2[1].ACLR
Clr => Q2[0].ACLR
clk => Q1[11].CLK
clk => Q1[10].CLK
clk => Q1[9].CLK
clk => Q1[8].CLK
clk => Q1[7].CLK
clk => Q1[6].CLK
clk => Q1[5].CLK
clk => Q1[4].CLK
clk => Q1[3].CLK
clk => Q1[2].CLK
clk => Q1[1].CLK
clk => Q1[0].CLK
clk => Q2[11].CLK
clk => Q2[10].CLK
clk => Q2[9].CLK
clk => Q2[8].CLK
clk => Q2[7].CLK
clk => Q2[6].CLK
clk => Q2[5].CLK
clk => Q2[4].CLK
clk => Q2[3].CLK
clk => Q2[2].CLK
clk => Q2[1].CLK
clk => Q2[0].CLK
ENA => Q1[11].ENA
ENA => Q1[10].ENA
ENA => Q1[9].ENA
ENA => Q1[8].ENA
ENA => Q1[7].ENA
ENA => Q1[6].ENA
ENA => Q1[5].ENA
ENA => Q1[4].ENA
ENA => Q1[3].ENA
ENA => Q1[2].ENA
ENA => Q1[1].ENA
ENA => Q1[0].ENA
ENA => Q2[11].ENA
ENA => Q2[10].ENA
ENA => Q2[9].ENA
ENA => Q2[8].ENA
ENA => Q2[7].ENA
ENA => Q2[6].ENA
ENA => Q2[5].ENA
ENA => Q2[4].ENA
ENA => Q2[3].ENA
ENA => Q2[2].ENA
ENA => Q2[1].ENA
ENA => Q2[0].ENA
DCLK1 => Q1~11.OUTPUTSELECT
DCLK1 => Q1~10.OUTPUTSELECT
DCLK1 => Q1~9.OUTPUTSELECT
DCLK1 => Q1~8.OUTPUTSELECT
DCLK1 => Q1~7.OUTPUTSELECT
DCLK1 => Q1~6.OUTPUTSELECT
DCLK1 => Q1~5.OUTPUTSELECT
DCLK1 => Q1~4.OUTPUTSELECT
DCLK1 => Q1~3.OUTPUTSELECT
DCLK1 => Q1~2.OUTPUTSELECT
DCLK1 => Q1~1.OUTPUTSELECT
DCLK1 => Q1~0.OUTPUTSELECT
DCLK1 => X1[11].CLK
DCLK1 => X1[10].CLK
DCLK1 => X1[9].CLK
DCLK1 => X1[8].CLK
DCLK1 => X1[7].CLK
DCLK1 => X1[6].CLK
DCLK1 => X1[5].CLK
DCLK1 => X1[4].CLK
DCLK1 => X1[3].CLK
DCLK1 => X1[2].CLK
DCLK1 => X1[1].CLK
DCLK1 => X1[0].CLK
DCLK1 => M1~reg0.CLK
DCLK2 => Q2~11.OUTPUTSELECT
DCLK2 => Q2~10.OUTPUTSELECT
DCLK2 => Q2~9.OUTPUTSELECT
DCLK2 => Q2~8.OUTPUTSELECT
DCLK2 => Q2~7.OUTPUTSELECT
DCLK2 => Q2~6.OUTPUTSELECT
DCLK2 => Q2~5.OUTPUTSELECT
DCLK2 => Q2~4.OUTPUTSELECT
DCLK2 => Q2~3.OUTPUTSELECT
DCLK2 => Q2~2.OUTPUTSELECT
DCLK2 => Q2~1.OUTPUTSELECT
DCLK2 => Q2~0.OUTPUTSELECT
DCLK2 => X2[11].CLK
DCLK2 => X2[10].CLK
DCLK2 => X2[9].CLK
DCLK2 => X2[8].CLK
DCLK2 => X2[7].CLK
DCLK2 => X2[6].CLK
DCLK2 => X2[5].CLK
DCLK2 => X2[4].CLK
DCLK2 => X2[3].CLK
DCLK2 => X2[2].CLK
DCLK2 => X2[1].CLK
DCLK2 => X2[0].CLK
DCLK2 => M2~reg0.CLK
M1 <= M1~reg0.DB_MAX_OUTPUT_PORT_TYPE
M2 <= M2~reg0.DB_MAX_OUTPUT_PORT_TYPE