lianglu.tan.rpt

该程序可是多路频率检测

; N/A   ; None         ; 0.705 ns   ; DCLK2 ; Q2[0]  ; clk      ;
; N/A   ; None         ; 0.646 ns   ; DCLK1 ; Q1[11] ; clk      ;
; N/A   ; None         ; 0.646 ns   ; DCLK1 ; Q1[10] ; clk      ;
; N/A   ; None         ; 0.646 ns   ; DCLK1 ; Q1[9]  ; clk      ;
; N/A   ; None         ; 0.646 ns   ; DCLK1 ; Q1[8]  ; clk      ;
; N/A   ; None         ; 0.646 ns   ; DCLK1 ; Q1[7]  ; clk      ;
; N/A   ; None         ; 0.646 ns   ; DCLK1 ; Q1[6]  ; clk      ;
; N/A   ; None         ; 0.646 ns   ; DCLK1 ; Q1[5]  ; clk      ;
; N/A   ; None         ; 0.646 ns   ; DCLK1 ; Q1[4]  ; clk      ;
; N/A   ; None         ; 0.646 ns   ; DCLK1 ; Q1[3]  ; clk      ;
; N/A   ; None         ; 0.646 ns   ; DCLK1 ; Q1[2]  ; clk      ;
; N/A   ; None         ; 0.646 ns   ; DCLK1 ; Q1[1]  ; clk      ;
; N/A   ; None         ; 0.646 ns   ; DCLK1 ; Q1[0]  ; clk      ;
+-------+--------------+------------+-------+--------+----------+


+---------------------------------------------------------------+
; tco                                                           ;
+-------+--------------+------------+---------+----+------------+
; Slack ; Required tco ; Actual tco ; From    ; To ; From Clock ;
+-------+--------------+------------+---------+----+------------+
; N/A   ; None         ; 7.455 ns   ; M1~reg0 ; M1 ; DCLK1      ;
; N/A   ; None         ; 7.269 ns   ; M2~reg0 ; M2 ; DCLK2      ;
+-------+--------------+------------+---------+----+------------+


+---------------------------------------------------------------------+
; th                                                                  ;
+---------------+-------------+-----------+-------+--------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To     ; To Clock ;
+---------------+-------------+-----------+-------+--------+----------+
; N/A           ; None        ; -0.398 ns ; DCLK1 ; Q1[11] ; clk      ;
; N/A           ; None        ; -0.398 ns ; DCLK1 ; Q1[10] ; clk      ;
; N/A           ; None        ; -0.398 ns ; DCLK1 ; Q1[9]  ; clk      ;
; N/A           ; None        ; -0.398 ns ; DCLK1 ; Q1[8]  ; clk      ;
; N/A           ; None        ; -0.398 ns ; DCLK1 ; Q1[7]  ; clk      ;
; N/A           ; None        ; -0.398 ns ; DCLK1 ; Q1[6]  ; clk      ;
; N/A           ; None        ; -0.398 ns ; DCLK1 ; Q1[5]  ; clk      ;
; N/A           ; None        ; -0.398 ns ; DCLK1 ; Q1[4]  ; clk      ;
; N/A           ; None        ; -0.398 ns ; DCLK1 ; Q1[3]  ; clk      ;
; N/A           ; None        ; -0.398 ns ; DCLK1 ; Q1[2]  ; clk      ;
; N/A           ; None        ; -0.398 ns ; DCLK1 ; Q1[1]  ; clk      ;
; N/A           ; None        ; -0.398 ns ; DCLK1 ; Q1[0]  ; clk      ;
; N/A           ; None        ; -0.457 ns ; DCLK2 ; Q2[11] ; clk      ;
; N/A           ; None        ; -0.457 ns ; DCLK2 ; Q2[10] ; clk      ;
; N/A           ; None        ; -0.457 ns ; DCLK2 ; Q2[9]  ; clk      ;
; N/A           ; None        ; -0.457 ns ; DCLK2 ; Q2[8]  ; clk      ;
; N/A           ; None        ; -0.457 ns ; DCLK2 ; Q2[7]  ; clk      ;
; N/A           ; None        ; -0.457 ns ; DCLK2 ; Q2[6]  ; clk      ;
; N/A           ; None        ; -0.457 ns ; DCLK2 ; Q2[5]  ; clk      ;
; N/A           ; None        ; -0.457 ns ; DCLK2 ; Q2[4]  ; clk      ;
; N/A           ; None        ; -0.457 ns ; DCLK2 ; Q2[3]  ; clk      ;
; N/A           ; None        ; -0.457 ns ; DCLK2 ; Q2[2]  ; clk      ;
; N/A           ; None        ; -0.457 ns ; DCLK2 ; Q2[1]  ; clk      ;
; N/A           ; None        ; -0.457 ns ; DCLK2 ; Q2[0]  ; clk      ;
; N/A           ; None        ; -4.824 ns ; ENA   ; Q1[11] ; clk      ;
; N/A           ; None        ; -4.824 ns ; ENA   ; Q1[10] ; clk      ;
; N/A           ; None        ; -4.824 ns ; ENA   ; Q1[9]  ; clk      ;
; N/A           ; None        ; -4.824 ns ; ENA   ; Q1[8]  ; clk      ;
; N/A           ; None        ; -4.824 ns ; ENA   ; Q1[7]  ; clk      ;
; N/A           ; None        ; -4.824 ns ; ENA   ; Q1[6]  ; clk      ;
; N/A           ; None        ; -4.824 ns ; ENA   ; Q1[5]  ; clk      ;
; N/A           ; None        ; -4.824 ns ; ENA   ; Q1[4]  ; clk      ;
; N/A           ; None        ; -4.824 ns ; ENA   ; Q1[3]  ; clk      ;
; N/A           ; None        ; -4.824 ns ; ENA   ; Q1[2]  ; clk      ;
; N/A           ; None        ; -4.824 ns ; ENA   ; Q1[1]  ; clk      ;
; N/A           ; None        ; -4.824 ns ; ENA   ; Q1[0]  ; clk      ;
; N/A           ; None        ; -4.841 ns ; ENA   ; Q2[11] ; clk      ;
; N/A           ; None        ; -4.841 ns ; ENA   ; Q2[10] ; clk      ;
; N/A           ; None        ; -4.841 ns ; ENA   ; Q2[9]  ; clk      ;
; N/A           ; None        ; -4.841 ns ; ENA   ; Q2[8]  ; clk      ;
; N/A           ; None        ; -4.841 ns ; ENA   ; Q2[7]  ; clk      ;
; N/A           ; None        ; -4.841 ns ; ENA   ; Q2[6]  ; clk      ;
; N/A           ; None        ; -4.841 ns ; ENA   ; Q2[5]  ; clk      ;
; N/A           ; None        ; -4.841 ns ; ENA   ; Q2[4]  ; clk      ;
; N/A           ; None        ; -4.841 ns ; ENA   ; Q2[3]  ; clk      ;
; N/A           ; None        ; -4.841 ns ; ENA   ; Q2[2]  ; clk      ;
; N/A           ; None        ; -4.841 ns ; ENA   ; Q2[1]  ; clk      ;
; N/A           ; None        ; -4.841 ns ; ENA   ; Q2[0]  ; clk      ;
+---------------+-------------+-----------+-------+--------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 7.2 Build 151 09/26/2007 SJ Full Version
    Info: Processing started: Fri Mar 14 22:35:29 2008
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off lianglu -c lianglu --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
    Info: Assuming node "DCLK1" is an undefined clock
    Info: Assuming node "DCLK2" is an undefined clock
Info: Clock "clk" Internal fmax is restricted to 380.08 MHz between source register "Q1[0]" and destination register "Q1[11]"
    Info: fmax restricted to clock pin edge rate 2.631 ns. Expand message to see actual delay path.
        Info: + Longest register to register delay is 2.304 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X22_Y11_N9; Fanout = 2; REG Node = 'Q1[0]'
            Info: 2: + IC(0.361 ns) + CELL(0.495 ns) = 0.856 ns; Loc. = LCCOMB_X22_Y11_N8; Fanout = 2; COMB Node = 'Q1[0]~791'
            Info: 3: + IC(0.000 ns) + CELL(0.080 ns) = 0.936 ns; Loc. = LCCOMB_X22_Y11_N10; Fanout = 2; COMB Node = 'Q1[1]~793'
            Info: 4: + IC(0.000 ns) + CELL(0.080 ns) = 1.016 ns; Loc. = LCCOMB_X22_Y11_N12; Fanout = 2; COMB Node = 'Q1[2]~795'
            Info: 5: + IC(0.000 ns) + CELL(0.174 ns) = 1.190 ns; Loc. = LCCOMB_X22_Y11_N14; Fanout = 2; COMB Node = 'Q1[3]~797'
            Info: 6: + IC(0.000 ns) + CELL(0.080 ns) = 1.270 ns; Loc. = LCCOMB_X22_Y11_N16; Fanout = 2; COMB Node = 'Q1[4]~799'
            Info: 7: + IC(0.000 ns) + CELL(0.080 ns) = 1.350 ns; Loc. = LCCOMB_X22_Y11_N18; Fanout = 2; COMB Node = 'Q1[5]~801'
            Info: 8: + IC(0.000 ns) + CELL(0.080 ns) = 1.430 ns; Loc. = LCCOMB_X22_Y11_N20; Fanout = 2; COMB Node = 'Q1[6]~803'
            Info: 9: + IC(0.000 ns) + CELL(0.080 ns) = 1.510 ns; Loc. = LCCOMB_X22_Y11_N22; Fanout = 2; COMB Node = 'Q1[7]~805'
            Info: 10: + IC(0.000 ns) + CELL(0.080 ns) = 1.590 ns; Loc. = LCCOMB_X22_Y11_N24; Fanout = 2; COMB Node = 'Q1[8]~807'
            Info: 11: + IC(0.000 ns) + CELL(0.080 ns) = 1.670 ns; Loc. = LCCOMB_X22_Y11_N26; Fanout = 2; COMB Node = 'Q1[9]~809'
            Info: 12: + IC(0.000 ns) + CELL(0.080 ns) = 1.750 ns; Loc. = LCCOMB_X22_Y11_N28; Fanout = 1; COMB Node = 'Q1[10]~811'
            Info: 13: + IC(0.000 ns) + CELL(0.458 ns) = 2.208 ns; Loc. = LCCOMB_X22_Y11_N30; Fanout = 1; COMB Node = 'Q1[11]~812'
            Info: 14: + IC(0.000 ns) + CELL(0.096 ns) = 2.304 ns; Loc. = LCFF_X22_Y11_N31; Fanout = 2; REG Node = 'Q1[11]'