📄 wavelet_lifting_pld.tan.rpt
字号:
; N/A ; 52.63 MHz ( period = 19.000 ns ) ; y11_per[0] ; y02[17] ; clk ; clk ; None ; None ; 17.500 ns ;
; N/A ; 52.63 MHz ( period = 19.000 ns ) ; y11[1] ; y02[18] ; clk ; clk ; None ; None ; 17.500 ns ;
; N/A ; 52.63 MHz ( period = 19.000 ns ) ; y11_per[1] ; y02[18] ; clk ; clk ; None ; None ; 17.500 ns ;
; N/A ; 52.63 MHz ( period = 19.000 ns ) ; y11[4] ; y02[21] ; clk ; clk ; None ; None ; 17.500 ns ;
; N/A ; 52.63 MHz ( period = 19.000 ns ) ; y11[7] ; y02[22] ; clk ; clk ; None ; None ; 17.500 ns ;
; N/A ; 52.63 MHz ( period = 19.000 ns ) ; y11[4] ; y02[23] ; clk ; clk ; None ; None ; 17.500 ns ;
; N/A ; 52.63 MHz ( period = 19.000 ns ) ; y11[5] ; y02[25] ; clk ; clk ; None ; None ; 17.500 ns ;
; N/A ; 52.63 MHz ( period = 19.000 ns ) ; y11_per[5] ; y02[25] ; clk ; clk ; None ; None ; 17.500 ns ;
; N/A ; 52.63 MHz ( period = 19.000 ns ) ; y11[6] ; y02[26] ; clk ; clk ; None ; None ; 17.500 ns ;
; N/A ; 52.63 MHz ( period = 19.000 ns ) ; y11_per[6] ; y02[26] ; clk ; clk ; None ; None ; 17.500 ns ;
; N/A ; 52.63 MHz ( period = 19.000 ns ) ; y11[12] ; y02[30] ; clk ; clk ; None ; None ; 17.500 ns ;
; N/A ; 52.63 MHz ( period = 19.000 ns ) ; y11_per[10] ; y02[31] ; clk ; clk ; None ; None ; 17.500 ns ;
; N/A ; 52.91 MHz ( period = 18.900 ns ) ; y11_per[6] ; y02[24] ; clk ; clk ; None ; None ; 17.400 ns ;
; N/A ; 52.91 MHz ( period = 18.900 ns ) ; y11_per[8] ; y02[25] ; clk ; clk ; None ; None ; 17.400 ns ;
; N/A ; 52.91 MHz ( period = 18.900 ns ) ; y11[10] ; y02[27] ; clk ; clk ; None ; None ; 17.400 ns ;
; N/A ; 52.91 MHz ( period = 18.900 ns ) ; y11[8] ; y02[28] ; clk ; clk ; None ; None ; 17.400 ns ;
; N/A ; 52.91 MHz ( period = 18.900 ns ) ; y11[11] ; y02[29] ; clk ; clk ; None ; None ; 17.400 ns ;
; N/A ; 52.91 MHz ( period = 18.900 ns ) ; y11_per[9] ; y02[29] ; clk ; clk ; None ; None ; 17.400 ns ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ; ; ; ; ; ; ; ;
+-----------------------------------------+-----------------------------------------------------+-------------+---------+------------+----------+-----------------------------+---------------------------+-------------------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk' ;
+------------------------------------------+-----------------------------------------------------+---------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack ; From ; To ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+---------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[17] ; y11[18] ; clk ; clk ; None ; None ; 6.900 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[28] ; y11[28] ; clk ; clk ; None ; None ; 7.200 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[26] ; y11[28] ; clk ; clk ; None ; None ; 7.400 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[27] ; y11[28] ; clk ; clk ; None ; None ; 7.400 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[16] ; y11[18] ; clk ; clk ; None ; None ; 7.800 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[18] ; y11[18] ; clk ; clk ; None ; None ; 7.800 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[14] ; y11[18] ; clk ; clk ; None ; None ; 8.000 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[24] ; y11[25] ; clk ; clk ; None ; None ; 8.000 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[23] ; y11[25] ; clk ; clk ; None ; None ; 8.100 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[24] ; y11[28] ; clk ; clk ; None ; None ; 8.200 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[26] ; y11[27] ; clk ; clk ; None ; None ; 8.300 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[23] ; y11[28] ; clk ; clk ; None ; None ; 8.300 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[29] ; y11[29] ; clk ; clk ; None ; None ; 8.300 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[28] ; y11[29] ; clk ; clk ; None ; None ; 8.400 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[0] ; y11[0] ; clk ; clk ; None ; None ; 8.500 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[6] ; y11[7] ; clk ; clk ; None ; None ; 8.500 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[15] ; y11[18] ; clk ; clk ; None ; None ; 8.500 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[4] ; y11[4] ; clk ; clk ; None ; None ; 8.600 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[27] ; y11[27] ; clk ; clk ; None ; None ; 8.600 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[3] ; y11[4] ; clk ; clk ; None ; None ; 8.700 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[7] ; y11[7] ; clk ; clk ; None ; None ; 8.700 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[25] ; y11[28] ; clk ; clk ; None ; None ; 8.700 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_even_reg[27] ; y02[27] ; clk ; clk ; None ; None ; 8.800 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_even_reg[27] ; y02[28] ; clk ; clk ; None ; None ; 8.800 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[25] ; y11[25] ; clk ; clk ; None ; None ; 8.800 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_even_reg[31] ; y02[31] ; clk ; clk ; None ; None ; 8.900 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[2] ; y11[2] ; clk ; clk ; None ; None ; 8.900 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[2] ; y11[4] ; clk ; clk ; None ; None ; 8.900 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[5] ; y11[7] ; clk ; clk ; None ; None ; 8.900 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[26] ; y11[29] ; clk ; clk ; None ; None ; 8.900 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[27] ; y11[29] ; clk ; clk ; None ; None ; 8.900 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_even_reg[27] ; y02[29] ; clk ; clk ; None ; None ; 9.000 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_even_reg[29] ; y02[29] ; clk ; clk ; None ; None ; 9.000 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_even_reg[29] ; y02[30] ; clk ; clk ; None ; None ; 9.000 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[0] ; y11[1] ; clk ; clk ; None ; None ; 9.000 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[2] ; y11[3] ; clk ; clk ; None ; None ; 9.000 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[4] ; y11[5] ; clk ; clk ; None ; None ; 9.000 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[6] ; y11[6] ; clk ; clk ; None ; None ; 9.000 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[17] ; y11[19] ; clk ; clk ; None ; None ; 9.000 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[26] ; y11[26] ; clk ; clk ; None ; None ; 9.000 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_even_reg[29] ; y02[31] ; clk ; clk ; None ; None ; 9.100 ns ;
; Not operational: Clock Skew > Data Delay ; pre2_odd_reg[3] ; y11[3] ; clk ; clk ; None ⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -