dff.v

来自「精通VerilogHDL：IC设计核心技术实例详解」· Verilog 代码 · 共 17 行

V
17 行
字号 
module dff(clk,A,B,C);
input clk,A,B,C;

always@(posedge clk)
begin
   B=A;
   A=C;
end


always@(posedge clk)
begin
   B<=A;
   A<=C;
end

endmodule

dff.v - 源码说明

本页面展示了「精通VerilogHDL：IC设计核心技术实例详解」中的 dff.v 源码文件，采用 Verilog 编程语言编写，共 17 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫下载站收录了大量与VerilogHDL相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

⌨️ 快捷键说明

复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?